


Prüfung Rechnerarchitektur

Matthias Meyer, Hochschule Aalen, 04.02.2026

Erlaubte Hilfsmittel

- nicht kommunikationsfähige elektronische Geräte (z. B. Taschenrechner)
- Skript und Unterlagen zur Vorlesung, Übungsaufgaben, Musterlösungen
- beliebige Literatur

Hinweise

- Bearbeitungszeit 90 Minuten
- die Prüfung ist überdimensioniert, für die Note 1,0 sind keine 100% erforderlich
- jede Aufgabe auf einem neuen Blatt beginnen
- jedes Blatt rechtzeitig mit Ihrem Namen versehen
- Prüfungsaufgaben nicht beschriften und nicht abgeben (Ausnahme: Lösungsblatt)

Dieser Umdruck besteht einschließlich dieses Deckblatts und eines Lösungsblatts aus 10 Seiten.

Aufgabe 1 Sequenzielles Netzwerk

Das im nachfolgenden **Bild 1** dargestellte Zustandsübergangsdiagramm beschreibt einen Automaten mit einem Eingang *X* und einem Ausgang *Y*, der einen seriellen Eingangsdatenstrom an seinem Eingang *X* gemäß der sogenannten MFM-Codierung (Modified Frequency Modulation) in einen seriellen Ausgangsdatenstrom an seinem Ausgang *Y* umsetzt. Diese Art der Codierung wurde für die Aufzeichnung von Daten auf Disketten und teilweise auch auf Festplatten verwendet.

Der Automat geht davon aus, dass jedes zu codierende Bit zwei Takte lang am Eingang *X* des Automaten anliegt. Zur Codierung des Bitfolge 10100111 liegt am Eingang *X* des Automaten also die Folge 1100110000111111 an. Diese Eigenschaft der Eingangsfolge nutzt der Automat in **Bild 1**, indem er das Eingangssignal nur in jedem zweiten Takt berücksichtigt. In den verbleibenden Fällen (in **Bild 1** jeweils durch eingeklammerte Werte dargestellt) ignoriert der Automat den Wert des Eingangssignals.

Der Startzustand des Automaten ist der Zustand *n01*.




Bild 1 Zustandsübergangsdiagramm

Frage 1 Handelt es sich beim Zustandsübergangsdiagramm in **Bild 1** um einen Moore- oder um einen Mealy-Graphen? Begründen Sie Ihre Antwort!

Frage 2 Vervollständigen Sie im Signal-Zeitdiagramm auf dem Lösungsblatt ganz am Ende dieses Umdrucks die Zeile für den Zustand *q* und die Zeile für das Ausgangssignal *Y*.

1) Moore da man $\overline{0}$ hat also unten ist eine zahl

2)

3)

	Q_2^n	Q_1^n	Q_0^n	X^n	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}	y^n
0	0	0	0	0	0	0	1	1
1	0	0	0	1	0	0	1	1
2	0	0	1	0	0	0	0	0
3	0	0	1	1	1	0	0	0
4	0	1	0	0	0	1	1	0
5	0	1	0	1	0	1	1	0
6	0	1	1	0	0	0	0	0
7	0	1	1	1	1	0	0	0
8	1	0	0	0	1	0	1	0
9	1	0	0	1	1	0	1	0
10	1	0	1	0	0	1	0	1
11	1	0	1	1	1	0	0	1
12	1	1	0	0	x	x	x	x
13	1	1	0	1	x	x	x	x
14	1	1	1	0	x	x	x	x
15	1	1	1	1	x	x	x	x


y^n ist das was im kreis steht unten also $\overline{0}$ und das schreiben

Ich habe eine Tabelle wo gezeigt wird was 0000 ist also nod und X ist immer das wo man mit Pfeile geht z.b bei 000 = nod schaue das an und da X=0 ist muss ich schauen wo 0 im Pfeil steht und es geht zu nod und schreibe es dann auf nod = 001.
Wenn eine zahl im klammern steht also (0) heißt es egal es kann 0 oder 1 sein.
Überall wo don't care ist, ist das nicht in Tabelle zu finden die kleine Tabelle.

x heißt dont care und das habe ich da weil in der kleinen Tabelle 1100 usw nicht existiert


Q_2^{n+1}

4)




$Q_2^{n+1} = Q_2^n \overline{Q_0^n} + X_n Q_1^n$

Q_1^{n+1}



$Q_1^{n+1} = (Q_1 Q_0 + Q_0 \overline{X} Q_2)^n$


Q_0^{n+1}



$Q_0^{n+1} = \overline{Q_0^n}$

y

b)



$y = (Q_2 Q_0 + \overline{Q_1} \overline{Q_2} \overline{Q_0})^n$

Nun soll der Automat mit dem Zustandsübergangsdiagramm in **Bild 1** als sequenzielles Netzwerk mit drei D-Flipflops Q_2, Q_1 und Q_0 realisiert werden. Dabei werde von der folgenden Codierung der sechs Zustände ausgegangen:

q_i	Q_2	Q_1	Q_0
n00	0	0	0
n01	0	0	1
n10	0	1	0
n11	0	1	1
e0	1	0	0
e1	1	0	1


Frage 3 Beschreiben Sie das Verhalten des sequenziellen Netzwerks mit Hilfe einer erweiterten Zustandsübergangstabelle. Beschriften Sie die Spalten auf der linken Seite der Tabelle mit $Q_2^{\,n}$, $Q_1^{\,n}$, $Q_0^{\,n}$ und X^n und die Spalten auf der rechten Seite der Tabelle mit $Q_2^{\,n+1}$, $Q_1^{\,n+1}$, $Q_0^{\,n+1}$ und Y^n.

Kennzeichnen Sie nicht verwendete Zustandscodierungen als "don't care"-Fälle und ignorieren Sie die Werte der eingeklammert dargestellten Werte für X in **Bild 1**, d.h. gehen Sie davon aus, dass die entsprechenden Zustandsübergänge unbedingt erfolgen.

Frage 4 a) Entnehmen Sie der erweiterten Zustandsübergangstabelle die Problemfunktionen

$$Q_2^{\,n+1} = f_2(Q_2^{\,n}, Q_1^{\,n}, Q_0^{\,n}, X^n),$$
$$Q_1^{\,n+1} = f_1(Q_2^{\,n}, Q_1^{\,n}, Q_0^{\,n}, X^n) \text{ und}$$
$$Q_0^{\,n+1} = f_0(Q_2^{\,n}, Q_1^{\,n}, Q_0^{\,n}, X^n)$$

in minimaler Form. Nutzen Sie dabei die in Frage 3 identifizierten "don't care"-Fälle bestmöglich zur Minimierung und verwenden Sie Karnaugh-Diagramme, die wie nachfolgend gezeigt beschriftet sind.



b) Entnehmen Sie der erweiterten Zustandsübergangstabelle die Ausgangsfunktion

$$Y = g(Q_2, Q_1, Q_0)$$

mit oder ohne Karnaugh-Diagramm in minimaler Form.

Frage 5 Besitzt das Zustandsübergangsdiagramm in **Bild 1** äquivalente Zustände, die zusammengefasst werden können? Geben Sie jeweils äquivalente Zustände an oder begründen Sie, warum dies nicht möglich ist.

Frage 6

a) Wie setzt der Automat in **Bild 1** eine Eins im Eingangsdatenstrom um?

b) Wie setzt der Automat in **Bild 1** eine Null im Eingangsdatenstrom um? Unterscheiden Sie zwei Fälle.

Beachten Sie bei Ihrer Antwort, dass jedes Bit im Eingangsdatenstrom zwei Takte lang am Eingang des Automaten anliegt.

Frage 7 Zeichnen Sie einen Moore-Graphen für einen Automaten, der die vom Automaten in **Bild 1** erzeugte Bitfolge wieder in die ursprüngliche Bitfolge zurückwandelt. Dabei soll der zu entwerfende Automat jedes erkannte Bit zwei Takte lang an seinem Ausgang ausgeben.

5) $n\mathbb{Z}_0$ und $n\mathbb{Z}_1$ weil wenn ich 0 nehme gehe ich mit beiden zu $n\mathbb{Z}_0$ und mit 1 zu e_0 also sind die äquivalent.
und bei Moore gehen sie beide zu $\ddot{\ddot{0}}$ auf wenn bei irgendwo $\ddot{\ddot{1}}$ wäre würde es nicht gleich sein.

6 a) Durch σ_1

b)

Aufgabe 2 Multiplizierwerke

Betrachtet werde ein rein kombinatorisches Multiplizierwerk, das zwei vorzeichenlose, vier Bit breite Operanden $x = x_3 \cdot 2^3 + x_2 \cdot 2^2 + x_1 \cdot 2^1 + x_0 \cdot 2^0$ und $y = y_3 \cdot 2^3 + y_2 \cdot 2^2 + y_1 \cdot 2^1 + y_0 \cdot 2^0$ zu einem 8 Bit breiten Produkt p verarbeitet. Das Multiplizierwerk besteht aus zwei Teilen: Einem ersten Teil in **Bild 1** zur Ermittlung der Teilprodukte a, b, c und d mit $a = a_3 \cdot 2^3 + a_2 \cdot 2^2 + a_1 \cdot 2^1 + a_0 \cdot 2^0$ (b, c und d entsprechend) und einem zweiten Teil in **Bild 2** zum Aufsummieren dieser Teilprodukte.




Bild 1 Multiplizierwerk: Ermittlung der Teilprodukte

Die Teilschaltung zum Aufsummieren der Teilprodukte in **Bild 2** besteht aus 4 Halbaddierern *HA* und aus 8 Volladdierern *VA*.

Frage 1

a) Worin unterscheidet sich ein Volladdierer von einem Halbaddierer?

b) Geben Sie die beiden schaltalgebraischen Gleichungen zur Beschreibung eines Halbaddierers $s = s(x, y)$ und $c_{out} = c_{out}(x, y)$ in möglichst einfacher Form an. Eine Herleitung ist nicht verlangt.

c) Geben Sie die beiden schaltalgebraischen Gleichungen zur Beschreibung eines Volladdierers $s = s(x, y, c_{in})$ und $c_{out} = c_{out}(x, y, c_{in})$ in möglichst einfacher Form an. Eine Herleitung ist nicht verlangt.




Bild 2 Multiplizierwerk: Aufsummieren der Teilprodukte

Betrachtet werde die Multiplikation der Operanden $x = 9_{10} = 1001_2$ und $y = 13_{10} = 1101_2$.

Frage 2 Geben Sie für diese Operanden den Wert der vier Teilprodukte *a*, *b*, *c* und *d* in binärer oder dezimaler Schreibweise an.

Frage 3

a) Geben Sie für diese Operanden den Wert der sechs Signale, die die Schnittlinie *A* in **Bild 2** kreuzen, von links nach rechts an.

b) Geben Sie für diese Operanden den Wert der sieben Signale, die die Schnittlinie *B* in **Bild 2** kreuzen, von links nach rechts an.

c) Geben Sie für diese Operanden den Wert der Ausgänge p_7 bis p_0 an.

Frage 4 Wo verläuft der kritischen Pfad durch die Teilschaltung in **Bild 2**? Geben Sie die Länge des kritischen Pfades in Vielfachen einer Gatterlaufzeit τ an. Gehen Sie dabei davon aus, dass ein Volladdierer wie üblich von jedem seiner Eingänge zu jedem seiner Ausgänge eine Verzögerungszeit von 2τ aufweist und dass ein Halbaddierer wie üblich von jedem seiner Eingänge zum Summenausgang eine Verzögerungszeit von 2τ und zum Übertragsausgang eine Verzögerungszeit von 1τ aufweist.

Frage 5

a) Geben Sie als Alternative zur Schaltung in **Bild 2** eine Schaltung zur Addition der Teilprodukte an, die das aus der Vorlesung bekannte "Carry Save"-Verfahren verwendet. Die Schaltung soll wie die Schaltung in **Bild 2** die vier vierstelligen Teilprodukte *a*, *b*, *c* und *d* stellenrichtig aufaddieren. Ersetzen Sie dabei wo immer möglich Volladdierer durch Halbaddierer.

b) Vergleichen Sie Ihre Schaltung mit der Schaltung in **Bild 2** hinsichtlich

- des Hardware-Aufwandes und
- der Länge des kritischen Pfades.

Berücksichtigen Sie bei der Ermittlung des kritischen Pfades wieder die im Vergleich zum Volladdierer kürzere Verzögerungszeit des Halbaddierers zum Übertragsausgang.

1a) Volladdierer: kann 3 addieren

Halbaddierer: kann 2 addieren

b) Halbaddierer: $s = x \oplus y$

$cout = x\,y$

Einfach Formel aufschreiben. Findet man in Folie Seite 157

c) Volladdierer: $s = \bar{x}\bar{y}\,c_{in} \oplus \bar{x}y\,\bar{c}_{in} \oplus x\bar{y}\,\bar{c}_{in} \oplus xy\,c_{in}$

$cout = xy \oplus x\,c_{in} + y\,c_{in}$

2)

Das betrachtete Multiplizierwerk in **Bild 1** und **Bild 2** soll nun als Mantissenmultiplizierwerk in einem Fließkommamultiplizierwerk für vorzeichenlose Fließkommazahlen mit $m = 3$ Bit für eine Fraction $f = a - 1$ und $k = 3$ Bit für einen Exponenten e mit Bias B verwendet werden. B sei wie üblich $2^{k-1} - 1$, im vorliegenden Fall also $B = 3$. Im Gegensatz zum Standard der IEEE soll keine der $2^k = 8$ möglichen Kombinationen des Exponentenfelds für spezielle Zahlen reserviert werden, d. h. die Zahlendarstellung ermöglicht acht verschiedene Exponenten. Weiterhin soll die Mantisse a stets normiert sein ($1 \leq a < 2$). In der binären Darstellung werden die ersten drei Bit für den Exponenten mit Bias $e + B$ verwendet, die folgenden drei Bit für die Fraction f.

Frage 6

a) Geben Sie die kleinste im beschriebenen Format darstellbare Zahl in dezimaler und in binärer Darstellung mit 6 Bit an.

b) Geben Sie die größte im beschriebenen Format darstellbare Zahl in dezimaler und in binärer Darstellung mit 6 Bit an.

Frage 7

a) Stellen Sie die Zahl 2,25 im beschriebenen Format als sechsstellige Binärzahl dar.

b) Stellen Sie die Zahl 0,8125 im beschriebenen Format als sechsstellige Binärzahl dar.

c) Sind die Darstellungen der beiden Zahlen jeweils exakt? Begründen Sie Ihre Antwort.

Frage 8

a) Warum benötigt man zur Multiplikation von Fließkommazahlen mit $m = 3$ Bit breiter Fraction ein Multiplizierwerk für 4 Bit breite Operanden?

b) Bei welchen der Eingängen x_0 bis x_3 bzw. y_0 bis y_3 der Schaltung in **Bild 1** handelt es sich um Vorkommastellen, wenn das Multiplizierwerk zur Multiplikation normierter Mantissen verwendet wird?

c) Bei welchen der Ausgänge p_0 bis p_7 der Schaltung in **Bild 2** handelt es sich um Vorkommastellen, wenn das Multiplizierwerk zur Multiplikation normierter Mantissen verwendet wird?

Frage 9

a) Beschreiben Sie, warum und wie die Schaltung in **Bild 1** zur Ermittlung der Teilprodukte vereinfacht werden kann, wenn sie ausschließlich zur Multiplikation normierter Mantissen verwendet wird.

b) Beschreiben Sie, warum und wie die Schaltung in **Bild 2** zum Aufsummieren der Teilprodukte vereinfacht werden kann, wenn sie ausschließlich zur Multiplikation normierter Mantissen verwendet wird.

Frage 10

a) Zeigen Sie, dass ein Volladdierer genauso günstig und schnell realisiert werden kann wie ein Halbaddierer, wenn an einem seiner Eingänge stets die Konstante 1 anliegt.

b) Geben Sie den Hardware-Aufwand für das nach Frage 9 vereinfachte Multiplizierwerk in Anzahl UND-Gatter, Halbaddierer und Volladdierer an. Rechnen Sie dabei einen Volladdierer zu den Halbaddierern, wenn an einem seiner Eingänge die Konstante 1 anliegt.

c) Geben Sie die Länge des kritischen Pfades des gesamten vereinfachten Multiplizierwerks (d. h. Schaltungsteil zur Ermittlung der Teilprodukte und Schaltungsteil zum Aufsummieren der Teilprodukte) in Vielfachen einer Gatterlaufzeit τ an.

6a) $000 = 0$ $\quad$ $0,000 = 0$

$e + B = 0$ $\quad$ $f = a - 1$

$e = e - B = 0 - 3 = -3$ $\quad$ $a = f + 1 = 0 + 1 = 1$

$x_{min} = 1 \cdot 2^{-3} = \frac{1}{8} = 0,125$

b) $111 = 7$ $\quad$ $0,111 = \frac{7}{8} = f$

$e + B = 7$ $\quad$ $f = a - 1$

$e = e - B = 7 - 3 = 4$ $\quad$ $a = f + 1 = \frac{7}{8} + 1 = \frac{15}{8}$

$x_{max} = \frac{15}{8} \cdot 2^4 = 30$

7a) 1. Binär 2,25 in Dezimal umrechnen

$2,25 = 10,01_2$ Komma verschieben nach links

$1,001_2 = a$

$e = 1$ Weil Komma 1mal nach links gesprungen ist wenn es 2 mal wäre dann $e = 2$

2. $f = a - 1$

$f = 1,001_2 - 1$

$f = 0,001_2 = \underline{001}$ Weil es 3 binär ist

3. $e + B = 1 + 3 = 4$

$4 = \underline{100}_2$ Dezimal = Binär

100 001

b) 1. $0,8125 = 0,1101_2$

$0,1101_2 \rightarrow 1,101_2 = a$

$e = -1$

2. $f = a - 1$

$f = 1,101 - 1 = 0,101 = \underline{101}$

3. $e + B = -1 + 3 = 2$

$2 = \underline{010}_2$

010 101

c)

Frage 11

a) Wie kann man an den Ausgängen p_0 bis p_7 des Multiplizierwerks erkennen, dass die Produktmantisse normiert werden muss?

b) Welche Schritte sind zur Normierung der Mantisse in diesen Fällen erforderlich?

Frage 12

Konstruieren Sie zum betrachteten Mantissenmultiplizierwerk ein geeignetes Exponentenrechenwerk. Berücksichtigen Sie dabei eine ggf. erforderliche Normierung und aktivieren Sie einen Ausgang E (für Error), wenn das ermittelte Produkt im beschriebenen Format nicht darstellbar ist.

Nennen Sie die drei Bit zur Codierung des Exponenten mit Bias der beiden Operanden xe_2, xe_1, xe_0 und ye_2, ye_1, ye_0. Nennen Sie die drei Bit zur Codierung des Exponenten mit Bias des Produktes pe_2, pe_1, pe_0.

Verwenden Sie für die Schaltung ausschließlich Halbaddierer, Volladdierer, Halbsubtrahierer und Vollsubtrahierer.

Aufgabe 3 Assemblerprogrammierung

Bild 1 zeigt ein Programmfragment für den aus der Vorlesung bekannten Minimalprozessor, auf der linken Seite in Form von Assembler-Code, auf der rechten Seite in Form von Maschinen-Code.

```
            clr                         004C
            store   (sum)               3200 0040
            load    #1                  010C 0001
            store   (i)                 3200 0041
loop:       load    (i)                 020C 0041
            sub     #200                018E 00C8
            bgt     ende                610E 000C
            load    (sum)               020C 0040
            add     (i)                 028D 0041
            store   (sum)               3200 0041
            inc     (i)                 021C 0041
            store   (i)                 3200 0041
            bra     loop                6101 FFEE
ende:
```

Bild 1 Programmfragment (Assembler-Code links, Maschinen-Code rechts)

Frage 1

a) Wie viele Befehle in **Bild 1** verwenden die unmittelbare Adressierung?

b) Wie viele Befehle in **Bild 1** verwenden die direkte Adressierung?

c) Wie viele Befehle in **Bild 1** verwenden die indirekte Adressierung?

Frage 2

a) Welchen Wert hat die symbolische Adresse *sum*, oder, anders formuliert: an welcher Adresse im Speicher liegt die Variable *sum*?

b) Welchen Wert hat die symbolische Adresse *i*, oder, anders formuliert: an welcher Adresse im Speicher liegt die Variable *i*?

Frage 3

a) Erklären Sie den Wert $000C im Erweiterungswort des Befehls *bgt*.


b) Erklären Sie den Wert $FFEE im Erweiterungswort des Befehls *bra*.

Frage 4 Handelt es sich bei der Schleife im Programmfragment in **Bild 1** um eine kopfgesteuerte oder um eine fußgesteuerte Schleife? Begründen Sie Ihre Antwort!

Frage 5 Wozu dient das Programmfragment in **Bild 1**?

Frage 6 Geben Sie ein Programmfragment in der Programmiersprache C an, aus dem ein Compiler den Assembler- bzw. Maschinen-Code in **Bild 1** erzeugt.

zu Aufgabe 1, Frage 2



Prüfung Rechnerarchitektur

Matthias Meyer, Hochschule Aalen, 24.07.2025

Erlaubte Hilfsmittel

- nicht kommunikationsfähige elektronische Geräte (z. B. Taschenrechner)
- Skript und Unterlagen zur Vorlesung, Übungsaufgaben, Musterlösungen
- beliebige Literatur

Hinweise

- Bearbeitungszeit 90 Minuten
- die Prüfung ist überdimensioniert, für die Note 1,0 sind keine 100% erforderlich
- jede Aufgabe auf einem neuen Blatt beginnen
- jedes Blatt rechtzeitig mit Ihrem Namen versehen
- Prüfungsaufgaben nicht beschriften und nicht abgeben (Ausnahme: Lösungsblatt)

Dieser Umdruck besteht einschließlich dieses Deckblatts und eines Lösungsblatts aus 10 Seiten.

Aufgabe 1 BCD-Arithmetik

BCD-Arithmetik (Binary Coded Decimal) ist eine Methode zur Durchführung arithmetischer Operationen mit Dezimalzahlen, die in binär codierter Form dargestellt sind. Im Gegensatz zur normalen binären Arithmetik wird bei BCD-Arithmetik jede Dezimalziffer einzeln als 4-Bit-Binärzahl dargestellt (0000 bis 1001). Die Codes von 1010 bis 1111 werden nicht verwendet, sie werden als ungültige BCD-Ziffern bezeichnet (**Bild 1**).

$a_3a_2a_1a_0$	Dezimalziffer
0 0 0 0	0
0 0 0 1	1
0 0 1 0	2
0 0 1 1	3
0 1 0 0	4
0 1 0 1	5
0 1 1 0	6
0 1 1 1	7
1 0 0 0	8
1 0 0 1	9
1 0 1 0	ungültig
1 0 1 1	ungültig
1 1 0 0	ungültig
1 1 0 1	ungültig
1 1 1 0	ungültig
1 1 1 1	ungültig

Bild 1 BCD-Ziffern

Zunächst soll eine Schaltung *C* in Form eines kombinatorischen Netzwerks entwickelt werden, die in der Lage ist, ungültige BCD-Ziffern zu erkennen. Die zu prüfende BCD-Ziffer werde über die Eingänge a_3, a_2, a_1 und a_0 an die Schaltung *C* angelegt. Der Ausgang *f* der Schaltung *C* zeige mit $f = 1$ eine ungültige Ziffer an.

Frage 1


a) Geben Sie einen möglichst einfachen schaltalgebraischen Ausdruck für $f = f(a_3, a_2, a_1, a_0)$ an. Verwenden Sie dafür ein geeignetes Karnaugh-Diagramm für vier Variablen.

b) Warum hätte im vorliegenden Fall ein Karnaugh-Diagramm für nur drei Variablen ausgereicht? (Das Karnaugh-Diagramm selbst ist nicht verlangt.)

Bei mehrstelligen Dezimalzahlen werden die dezimalen Ziffern einzeln und unabhängig voneinander mit jeweils 4 Bit codiert. Die Dezimalzahl 42 wird beispielsweise als 0100 0010 codiert, die Zahl 1701 als 0001 0111 0000 0001.

Zum Hintergrund: Der Vorteil von BCD-Zahlen ist, dass sie ohne aufwändige Divisions- und Modulo-Operationen als Dezimalzahlen dargestellt werden können, weil pro Dezimalziffer immer nur 4 Bit betrachtet werden müssen. Die Nachteile von BCD-Zahlen sind, dass sie wegen der ungültigen Ziffern mehr Speicherplatz benötigen und dass Rechenwerke für BCD-Zahlen aufwändiger sind als Rechenwerke für entsprechende einfache Binärzahlen.

1)



$f = a_3 a_2 + a_1 a_3$

b) weil a_0 nie dran kommt

2a) $2^8 = 256$

b) $10 \cdot 10 = 100$, $\frac{100}{256} = 0,390625 = \frac{25}{64}$

c) $10 \cdot 10 \cdot 10 \cdot 10 = \frac{10000}{256} = 39,0625 = \frac{125}{32}$ Bei BCD gibts 10 gültige Möglichkeiten also 10^4 weil im Text steht 4 Bits

d)

3)

Frage 2

a) Wie viele verschiedene Symbole können ganz allgemein mit 8 Bit dargestellt werden?

b) Wie viele dieser Symbole sind gültige zweistellige BCD-Zahlen? Geben Sie den Anteil in Form eines Bruches an.

c) Wie viele der mit 16 Bit darstellbaren Symbole sind gültige vierstellige BCD-Zahlen? Geben Sie den Anteil wieder in Form eines Bruches an.

d) Wie viele der mit $4N$ Bit darstellbaren Symbole sind gültige N-stellige BCD-Zahlen? Geben Sie den Anteil wieder in Form eines Bruches an.

Nachfolgend werde zunächst ein einfacher 4-Bit-Addierer betrachtet, der aus vier Volladdierern *VA* besteht (**Bild 2**). Dieser Addierer wird dann im weiteren Verlauf der Aufgabe zu einem Addierwerk für BCD-Ziffern erweitert.




Bild 2 4-Bit-Addierer

Frage 3 Geben Sie für die Addition der vorzeichenlosen Zahlen $a = 6$ und $b = 5$ jeweils den Wert der Signale a_3, a_2, a_1, a_0, b_3, b_2, b_1, b_0, c_{out}, c_3, c_2, c_1 und s_3, s_2, s_1, s_0 in **Bild 2** an. Gehen Sie dabei davon aus, dass $c_{in} = 0$ ist.

In einigen Fällen funktioniert die Schaltung in **Bild 2** auch für BCD-Ziffern. In anderen Fällen dagegen ist eine Korrektur des Ergebnisses erforderlich.

Frage 4

a) Geben Sie für den Fall $c_{in} = 0$ ein Beispiel für zwei gültige BCD-Ziffern a und b an, für das die Schaltung in **Bild 2** an ihren Ausgängen s_3, s_2, s_1 und s_0 eine gültige und richtige BCD-Summenziffer ermittelt.

b) Geben Sie für den Fall $c_{in} = 0$ ein Beispiel für zwei gültige BCD-Ziffern a und b an, für das die Schaltung in **Bild 2** an ihren Ausgängen s_3, s_2, s_1 und s_0 eine ungültige BCD-Ziffer ermittelt.

c) Geben Sie für den Fall $c_{in} = 0$ ein Beispiel für zwei gültige BCD-Ziffern a und b an, für das die Schaltung in **Bild 2** an ihren Ausgängen s_3, s_2, s_1 und s_0 eine gültige BCD-Ziffer ermittelt, die jedoch falsch ist.

d) Wie kann man das Ergebnis an den Ausgängen s_3, s_2, s_1 und s_0 in den Fällen b) und c) korrigieren?

Die Schaltung im nachfolgenden **Bild 3** erweitert den einfachen 4-Bit-Addierer in **Bild 2** mit Hilfe einer Korrekturschaltung *K* zu einem Addierer für eine BCD-Ziffer.




Bild 3 BCD-Addierer einschließlich Korrekturschaltung *K*

Bild 4 zeigt den internen Aufbau der Korrekturschaltung *K*. Sie besteht aus zwei Halbaddierern *HA*, einem Volladdierer *VA*, einer Prüfschaltung *C* gemäß Frage 1b, einem Oder-Gatter sowie aus drei Multiplexern.




Bild 4 Korrekturschaltung *K*

Frage 5

a) In welchen Fällen addiert die Korrekturschaltung eine Korrekturkonstante zur Summe?

b) Warum ignoriert die Korrekturschaltung *K* das Summenbit s_0?

c) Welchen Wert hat diese Korrekturkonstante, wenn man berücksichtigt, dass das Summenbit s_1 den Stellenwert $2^1 = 2$ hat?

Frage 6 Wo genau verläuft der kritische Pfad in der Gesamtschaltung (**Bild 3** mit Schaltung *K* nach **Bild 4**), und wie lang ist dieser kritische Pfad in Vielfachen einer Gatterlaufzeit τ?

Gehen Sie bei Ihrer Antwort von den üblichen und nachfolgend zusammengestellten Verzögerungszeiten der verwendeten Komponenten aus.


- Halbaddierer *HA*: 2τ für die Summe, 1τ für den Übertrag
- Volladdierer *VA*: 2τ für die Summe, 2τ für den Übertrag
- Schaltung *C* gemäß Frage 1: 2τ
- Multiplexer: 2τ
- Oder-Gatter: 1τ

Abschließend werde eine alternative Implementierung für die Korrekturschaltung *K* betrachtet.

Frage 7 a) Stellen Sie die Funktion der Korrekturschaltung *K* in **Bild 4** in Form einer vollständigen Wahrheitstabelle zusammen. Beschriften Sie die Spalten auf der linken Seite der Tabelle mit c_{out}', s_3', s_2', s_1' und die Spalten auf der rechten Seite der Tabelle mit c_{out}, s_3, s_2, s_1.

b) Welche Kombinationen können nicht auftreten, wenn man davon ausgeht, dass an den Addierer in **Bild 3** nur gültige BCD-Ziffern angelegt werden?

c) Geben Sie jeweils einen möglichst einfachen schaltalgebraischen Ausdruck für c_{out}, s_3, s_2 und s_1 an. Nutzen Sie dabei die nicht auftretenden Kombinationen als "don't care"-Fälle und verwenden Sie Karnaugh-Diagramme, die wie nachfolgend gezeigt beschriftet sind.



d) Wie lang ist der kritische Pfad durch die Gesamtschaltung in **Bild 3**, wenn man die Korrekturschaltung *K* in **Bild 4** durch die soeben entwickelte Schaltung ersetzt?

Aufgabe 2 Festkommaarithmetik

Betrachtet werde eine Codierung für vorzeichenlose Festkommazahlen mit $n = 3$ Vorkommastellen und mit $m = 1$ Nachkommastelle (**Bild 1**).




Bild 1 Festkommazahlen mit drei Vorkommastellen und einer Nachkommastelle

Für eine im beschriebenen Format dargestellte gebrochene Dezimalzahl a gilt dann wie üblich

$$a = a_2 \cdot 2^2 + a_1 \cdot 2^1 + a_0 \cdot 2^0 + a_{-1} \cdot 2^{-1}.$$

Frage 1 Geben Sie alle 16 Zahlen, die mit der beschriebenen Festkommadarstellung exakt darstellbar sind, in dezimaler Schreibweise an.

Frage 2

a) Welche gebrochene Dezimalzahl wird durch 1011 dargestellt?

b) Stellen Sie die gebrochene Dezimalzahl 2.85 möglichst genau im beschriebenen Format dar. Wie groß ist der Fehler, der durch die erforderliche Rundung entsteht?

Führen Sie die nachfolgenden Operationen binär durch, d.h. rechnen Sie jeweils mit der binären Darstellung der Festkommazahlen. Runden Sie die Ergebnisse gegebenenfalls nach den Operationen und stellen Sie das Ergebnis falls möglich wieder in der beschriebenen Codierung mit vier Bit dar.

Frage 3

(1a)	0101 + 0110		(1b)	0110 + 1101
(2a)	0011 – 1010		(2b)	1101 – 0101
(3a)	0011 * 0111		(3b)	0111 * 0110
(4a)	1110 / 0110		(4b)	1111 / 0011

Frage 4

a) Überprüfen Sie alle acht Operationen in Frage 3 mit Hilfe entsprechender dezimaler Kontrollrechnungen.

b) Welche der acht Ergebnisse sind wegen Überschreitungen des darstellbaren Zahlenbereichs falsch? Geben Sie jeweils an, woran Sie die Überschreitung erkennen (außer an der Tatsache, dass das Ergebnis falsch ist).

c) Welche der acht Ergebnisse sind exakt?

d) Welche der acht Ergebnisse sind Näherungen? Wie groß ist der Rundungsfehler jeweils?

1) $$a = a_2 \cdot 2^2 + a_1 \cdot 2^1 + a_0 \cdot 2^0 + a_{-1} \cdot 2^{-1}.$$

Hab 16 Bit

a_2	a_1	a_0	a_{-1}	Formel / Ziffern setzen
0	0	0	0	$0 \cdot 2^2 + 0 \cdot 2^1 + 0 \cdot 2^0 + 0 \cdot 2^{-1} = 0$
0	0	0	1	$0 \cdot 2^2 + 0 \cdot 2^1 + 0 \cdot 2^0 + 1 \cdot 2^{-1} = 0{,}5$
0	0	1	0	1
0	0	1	1	1,5
0	1	0	0	2
0	1	0	1	2,5
0	1	1	0	3
0	1	1	1	3,5
1	0	0	0	4
1	0	0	1	4,5
1	0	1	0	5
1	0	1	1	5,5
1	1	0	0	6
1	1	0	1	6,5
1	1	1	0	7
1	1	1	1	7,5

2a) 5,5

b) 2,85 geht nicht also auf 3 runden weil es näher ist 2,85 = 0110
0,15

3) 1a. $$\begin{array}{r} 0101 \\ +\ 0110 \\ \hline 1011 \end{array}$$

b. $$\begin{array}{r} 0110 \\ +\ 1101 \\ \hline 10111 \end{array}$$

2a. $$\begin{array}{r} 0011 \\ -\ 1010 \end{array}$$

b. $$\begin{array}{r} 1101 \\ -\ 0101 \end{array}$$

2 zahl umdrehen also erst verschieben und +1 machen dann normal + rechnen

$1010 \rightarrow 0101 + 1 = 0110$

$$\begin{array}{r} 0011 \\ +\ 0110 \\ \hline 1001 \end{array}$$

$0101 \rightarrow 1010 + 1 = 1011$

$$\begin{array}{r} 1101 \\ +\ 1011 \\ \hline 11000 = 1000 \end{array}$$

3a. $0011 \cdot 0111 = 1011$

$$\begin{array}{r} 0011 \\ 0011 \\ 0011 \\ 0000 \\ \hline 00010101 \end{array}$$

1+1=2 weil die 1 neben komma muss.

b. $0111 \cdot 0110 = 0101$

$$\begin{array}{r} 0000 \\ 0111 \\ 0111 \\ 0000 \\ \hline 00101010 \end{array}$$

Hier nicht weil bei , direkt eine 1 ist

4a. $1110 = 111{,}0_2 = 7{,}0$
$0110 = 011{,}0_2 = 3{,}0$

$7 : 3 = 2{,}333 = 2{,}5 = 0101$

b. $1111 = 111{,}1_2 = 7{,}5$
$0011 = 001{,}1_2 = 1{,}5$

Einfach bei $111 = 1 \cdot 4 + 1 \cdot 2 + 1 \cdot 1 = 7$ rechnen und weil ich ,1 habe muss ich +0,5 noch machen

$7{,}5 : 1{,}5 = 5 = 1010$

4a)

1a.	$2{,}5 + 3{,}0 = 5{,}5$	(5,5)
b.	$3{,}0 + 6{,}5 = 9{,}5$	(9,5)
2a.	$9{,}5 - 5{,}0 = -3{,}5$	(4,5)
b.	$6{,}5 - 2{,}5 = 4{,}0$	(4,0)
3a.	$9{,}5 \cdot 3{,}5 = 5{,}25$	(5,5)
b.	$3{,}5 \cdot 3{,}0 = 10{,}5$	(2,5)
4a.	$7{,}0 : 3{,}0 \; 2{,}3$	(2,5)
b.	$7{,}5 : 1{,}5 = 5{,}0$	(5,0)

b)


c) 1a, 2b, und 4b

d) 3a da fehlt 0,25 noch
4a da fehlt 0,2 noch


Aufgabe 3 Mechanische Computer-Maus

Zentrales Element einer mechanischen Maus ist eine Kugel, die auf der Unterseite herausragt. Wird die Maus über eine ebene Oberfläche bewegt, dann dreht sich die Kugel mit. Im innern der Maus befinden sich zwei Rollen, die im 90-Grad-Winkel zueinander angeordnet sind. Diese Rollen berühren die Kugel und drehen sich bei jeder Bewegung der Kugel mit. Eine Rolle reagiert auf horizontale Bewegungen von links oder rechts. Die andere Rolle reagiert auf vertikale Bewegungen von oben oder unten. Am Ende jeder Rolle befindet sich eine Lochscheibe, die durch zwei leicht versetzte Lichtschranken LS_0 und LS_1 abgetastet wird.


Bild 1 zeigt die Ausgangssignale der beiden Lichtschranken an der Lochscheibe für horizontale Bewegungen am Beispiel einiger Mausbewegungen.



schnelle Bewegung von links nach rechts



schnelle Bewegung von rechts nach links



langsame Bewegung von links nach rechts

Bild 1 Ausgangssignale der Lichtschranke für horizontale Mausbewegungen

Nachfolgend wird ein Automat zur Auswertung der Lichtschrankensignale betrachtet und in Form eines sequenziellen Netzwerks realisiert. **Bild 2** zeigt das Zustandsübergangsdiagramm dieses Automaten.




Bild 2 Zustandsübergangsdiagramm Mausautomat

Frage 1

a) Handelt es sich beim Zustandsübergangsdiagramm in **Bild 2** um einen Mealy-Graphen oder um einen Moore-Graphen? Begründen Sie Ihre Antwort.

b) Auf welche Eingangssignale reagiert der Automat?

c) Geben Sie die Zustandsmenge des Automaten an.

d) Welche Ausgangssignale erzeugt der Automat?

Das Zustandsübergangsdiagramm in **Bild 2** ist unvollständig.

Frage 2

a) Woran erkennen Sie, dass das Zustandsübergangsdiagramm unvollständig ist?

b) Warum kann der in **Bild 2** nicht berücksichtigte Fall bei ausreichend hoher Frequenz des Taktsignals *CLK* ausgeschlossen werden?

Frage 3

a) Vervollständigen Sie das Signal-Zeitdiagramm auf dem Lösungsblatt im Anhang dieser Aufgabe. Vernachlässigen Sie dabei kombinatorische Laufzeiten und gehen Sie davon aus, dass die als Zustandsspeicher verwendeten Flipflops unendlich schnell schalten.

b) Warum sind die Ausgangssignale jeweils genau eine Taktperiode lang aktiv?

c) Beschreiben Sie kurz, wie man mit Hilfe der vom Automaten erzeugten Signale auf einfache Weise die horizontale Mauskoordinate bestimmen kann.

1a) Moore

b) LS_0 LS_1

c) idle, inc, dec, wait

d) y_0 y_1

2a)

b)

3a)

b)


c)

4)

Q_0^n	Q_1^n	LS_0^n	LS_1^n	Q_0^{n+1}	Q_1^{n+1}	y_0^n	y_1^n
0	0	0	0	0	0	0	0
0	0	0	1	0	1	0	0
0	0	1	0	1	0	0	0
0	0	1	1	x	x	0	0
0	1	0	0	0	0	0	1
0	1	0	1	1	1	0	1
0	1	1	0	1	1	0	1
0	1	1	1	1	1	0	1
1	0	0	0	0	0	1	0
1	0	0	1	1	1	1	0
1	0	1	0	1	1	1	0
1	0	1	1	1	1	1	0
1	1	0	0	0	0	0	0
1	1	0	1	1	1	0	0
1	1	1	0	1	1	0	0
1	1	1	1	1	1	0	0

Als erstes schaue ich Q_0^n und Q_1^n an es ist 01
dann suche ich in Tabelle was vorgegeben ist was 01 ist und das ist dec
Dann schaue ich LS_0^n, LS^n an und das ist 10 also schaue in Zeichnung wo ich von dec mit 10 hin gehe und ich gehe zu wait und dann schaue ich wieder Tabelle vor „wait" ist und es ist 11 deshalb schreibe ich bei Q_0^{n+1} Q_1^{n+1} 11 hin und y_0 y_1 ist das was in 01 davo stand also bei dec.


5a) Q_0^{n+1}



$Q_0^{n+1} = \left(LS_0 + Q_1 LS_1 + LS_1 Q_0\right)^n$

Darf man auch (1111) so machen, Ja

Q_1^{n+1}



$Q_1^{n+1} = \left(LS_1 + LS_0 Q_1 + Q_0 LS_0\right)^n$

b) $y_0 = a_0^n \bar{a}_1^n$

$y_1 = \bar{a}_0^n a_1^n$

Nun soll der Automat mit dem Zustandsübergangsdiagramm in **Bild 2** als sequenzielles Netzwerk mit zwei D-Flipflops Q_0 und Q_1 realisiert werden. Dabei werde von der folgenden Codierung der vier Zustände ausgegangen.

q_i	Q_0	Q_1
idle	0	0
dec	0	1
inc	1	0
wait	1	1


Frage 4 Beschreiben Sie das Verhalten des sequenziellen Netzwerks mit Hilfe einer erweiterten Zustandsübergangstabelle. Beschriften Sie die Spalten auf der linken Seite der Tabelle mit Q_0^n, Q_1^n, LS_0^n und LS_1^n und die Spalten auf der rechten Seite der Tabelle mit Q_0^{n+1}, Q_1^{n+1}, Y_0^n und Y_1^n. Gehen Sie davon aus, dass der in **Bild 2** nicht berücksichtigte Fall nicht auftreten kann ("don't care"-Fall).

Frage 5 a) Entnehmen Sie der erweiterten Zustandsübergangstabelle die Problemfunktionen

$$Q_0^{n+1} = f_0(Q_0^n, Q_1^n, LS_0^n, LS_1^n) \text{ und}$$

$$Q_1^{n+1} = f_1(Q_0^n, Q_1^n, LS_0^n, LS_1^n)$$

in minimaler Form. Verwenden Sie dafür Karnaugh-Diagramme, die wie nachfolgend gezeigt beschriftet sind.



b) Entnehmen Sie der erweiterten Zustandsübergangstabelle direkt (ohne Karnaugh-Diagramme) die Ausgangsfunktionen

$$Y_0 = g_0(Q_0, Q_1) \text{ und}$$

$$Y_1 = g_1(Q_0, Q_1)$$


in minimaler Form.

Frage 6 Zeichnen Sie einen vollständigen Schaltplan des sequenziellen Netzwerks.

Bisher erzeugt der Automat nur bei der steigenden Flanke der Lichtschrankensignale einen Ausgangsimpuls. Nun soll die Auflösung der Maus verdoppelt werden, indem der Automat auch bei der fallenden Flanke der Lichtschrankensignale einen entsprechenden Ausgangsimpuls erzeugt.

Frage 7 Zeichnen Sie einen Moore-Graph für diesen Automaten. Berücksichtigen Sie dabei nur die Zustandsübergänge, die bei ausreichend hoher Frequenz des Taktsignals *CLK* auch auftreten können. Achten Sie darauf, dass man dem Diagramm auch das Verhalten der Ausgangssignale Y_0 und Y_1 entnehmen kann.

zu Aufgabe 3, Frage 3



Prüfung Rechnerarchitektur

Matthias Meyer, Hochschule Aalen, 03.02.2025

Erlaubte Hilfsmittel

- nicht kommunikationsfähige elektronische Geräte (z. B. Taschenrechner)
- Skript und Unterlagen zur Vorlesung, Übungsaufgaben, Musterlösungen
- beliebige Literatur

Hinweise

- Bearbeitungszeit 90 Minuten
- die Prüfung ist überdimensioniert, für die Note 1,0 sind keine 100% erforderlich
- jede Aufgabe auf einem neuen Blatt beginnen
- jedes Blatt rechtzeitig mit Ihrem Namen versehen
- Prüfungsaufgaben nicht beschriften und nicht abgeben (Ausnahme: Lösungsblatt)

Dieser Umdruck besteht einschließlich dieses Deckblatts und eines Lösungsblatts aus 8 Seiten.

Aufgabe 1 Einschrittige Multiplizierwerke für vorzeichenbehaftete Zahlen

Betrachtet werde ein einschrittiges (d. h. rein kombinatorisches) Multiplizierwerk *MS* (Multiply Signed, **Bild 1**), das zwei vorzeichenbehaftete, 2 Bit breite Operanden

$$a = -a_1 \cdot 2 + a_0 \quad \text{und} \quad b = -b_1 \cdot 2 + b_0$$

miteinander multipliziert. Für das 4 Bit breite Produkt p gilt entsprechend

$$p = -p_3 \cdot 2^3 + p_2 \cdot 2^2 + p_1 \cdot 2^1 + p_0.$$




Bild 1 Multiplizierwerk *MS*

Frage 1

a) Geben Sie alle Werte an, die die vorzeichenbehafteten Operanden a und b annehmen können. Geben Sie jeden Wert in dezimaler und in binärer Schreibweise an.

b) Geben Sie alle möglichen Produkte an, die *MS* erzeugen kann. Geben Sie die Produkte wieder in dezimaler und in binärer Schreibweise an.


Frage 2 Erklären Sie mit Hilfe Ihrer Antwort zu Frage 1b, warum 3 Bit für das Produkt p nicht ausreichen.

Die nachfolgende Wahrheitstafel beschreibt das Verhalten von *MS*.

Zeile	a_1	a_0	b_1	b_0	p_3	p_2	p_1	p_0
0	0	0	0	0	0	0	0	0
1	0	0	0	1	0	0	0	0
2	0	0	1	0	0	0	0	0
3	0	0	1	1	0	0	0	0
4	0	1	0	0	0	0	0	0
5	0	1	0	1	0	0	0	1
6	0	1	1	0	1	1	1	0
7	0	1	1	1	1	1	1	1
8	1	0	0	0	0	0	0	0
9	1	0	0	1	1	1	1	0
10	1	0	1	0	0	1	0	0
11	1	0	1	1	0	0	1	0
12	1	1	0	0	0	0	0	0
13	1	1	0	1	1	1	1	1
14	1	1	1	0	0	0	1	0
15	1	1	1	1	0	0	0	1

Frage 3 Erklären Sie kurz den Inhalt der Zeilen 10 und 15 der Wahrheitstafel.

Frage 4 a) Geben Sie jeweils einen minimalen schaltalgebraischen Ausdruck für die Ausgänge p_3, p_2 und p_1 in Abhängigkeit von den Eingängen a_1, a_0, b_1 und b_0 an. Verwenden Sie dafür drei Karnaugh-Diagramme, die wie nachstehend angegeben beschriftet sind.



b) Geben Sie einen minimalen schaltalgebraischen Ausdruck für den Ausgang p_0 nach Möglichkeit ohne Karnaugh-Diagramm direkt aus der Wahrheitstafel an.

c) Warum hängt p_0 nur von a_0 und b_0 ab?

Frage 5 a) Wie viele UND-Gatter und ODER-Gatter mit jeweils wie vielen Eingängen benötigt man insgesamt, wenn man die vier minimalen schaltalgebraischen Ausdrücke nach Frage 4 direkt als kombinatorische Netzwerke realisiert?

b) Geben Sie die Länge des kritischen Pfades durch die Schaltung nach Frage 4 in Vielfachen einer Gatterlaufzeit τ an. Dabei dürfen Inverter (NICHT-Gatter) wie üblich ignoriert werden.

Nun soll das Multiplizierwerk *MS* in **Bild 1** auf eine alternative Weise realisiert werden, und zwar mit der im nachfolgenden **Bild 2** skizzierten Schaltung. Die Schaltung besteht aus vier UND-Gattern, einem Halbsubtrahierer *HS* und zwei Vollsubtrahierern *VS*.




Bild 2 Alternative Implementierung für *MS*


1 a)

b)


2)

3)


4)



p_2: $b_0 a_1 \bar{b}_1 + a_0 b_1 \bar{a}_1$



p_2: $b_0 a_1 \bar{b}_1 + a_0 b_1 \bar{a}_1 + \bar{b}_0 b_1 a_1 \bar{a}_0$



p_2: $b_0 a_1 \bar{b}_1 + a_0 b_1 \bar{a}_1 + b_0 a_1 \bar{a}_1 + a_0 b_1 \bar{b}_0$

5) p_0: $b_0 a_0$

c) weil es eine 4er Schleife ist

5a) 1 ODER 2 Eingänge
1 ODER 3 Eingänge
1 ODER 4 Eingänge

b)

6a)

10) p_1: $a_1 b_0 \oplus b_1 a_0$

b)

11a) $b_1 a_1 \oplus b_1 a_0 \oplus c$

b)

Frage 6

a) Geben Sie einen schaltalgebraischen Ausdruck für den Differenzausgang d eines Vollsubtrahieres mit den Eingängen x, y und c_{in} an. Gehen Sie dabei wie üblich davon aus, dass die Werte an den Eingängen y und c_{in} vom Wert am Eingang x subtrahiert werden.

b) Formen Sie den schaltalgebraischen Ausgang für d so um, dass er nur noch Exklusiv-Oder-Verknüpfungen enthält.

c) Geben Sie einen schaltalgebraischen Ausdruck für den Übertragsausgang c_{out} eines Vollsubtrahierers mit den Eingängen x, y und c_{in} an.

d) Geben Sie einen schaltalgebraischen Ausdruck für den Differenzausgang d eines Halbsubtrahierers mit den Eingängen x und y an.

e) Geben Sie einen schaltalgebraischen Ausdruck für den Übertragsausgang c_{out} eines Halbsubtrahierers mit den Eingängen x und y an.

Frage 7

Welche Länge hat der kritische Pfad der Schaltung in **Bild 2** in Vielfachen einer Gatterlaufzeit τ? Gehen Sie dabei davon aus, dass der Halbsubtrahierer und die beiden Vollsubtrahierer so realisiert sind, dass sie die kürzest möglichen Verzögerungszeiten aufweisen.

Frage 8

a) Welche beiden Regeln muss man bei der vorzeichenbehafteten Multiplikation im Vergleich zur vorzeichenlosen Multiplikation beachten?

b) Erklären Sie, wie die Schaltung in **Bild 2** die beiden Regeln umsetzt.

Frage 9

Geben Sie für den Fall $a_{10} = -2$ und $b_{10} = 1$ (also für den Fall der Multiplikation (–2) * 1) den Wert aller in **Bild 2** eingezeichneten Signale an, d.h. den Wert der Signale $a_1, a_0, b_1, b_0, a_1b_1, a_0b_1, a_1b_0, a_0b_0, c_4, c_3, c_2, p_3, p_2, p_1, p_0$).

Frage 10

a) Entnehmen Sie **Bild 2** einen schaltalgebraischen Ausdruck für p_1 in Abhängigkeit von den Eingängen a_1, a_0, b_1 und b_0.

b) Zeigen Sie mit Hilfe schaltalgebraischer Umformungen, dass die schaltalgebraischen Ausdrücke für p_1 nach Frage 4a und nach Frage 10a äquivalent sind.

Frage 11

a) Entnehmen Sie **Bild 2** einen schaltalgebraischen Ausdruck für p_2 in Abhängigkeit von den Eingängen a_1, a_0, b_1 und b_0. Der Ausdruck soll Exklusiv-Oder-Verknüpfungen enthalten und nicht vereinfacht werden.

b) Zeigen Sie mit Hilfe von Karnaugh-Diagrammen, dass die schaltalgebraischen Ausdrücke für p_2 nach Frage 4a und nach Frage 11a äquivalent sind.

Hinweis: Zeichnen Sie je ein Karnaugh-Diagramm für alle mit Exklusiv-Oder verknüpften Terme. Kombinieren Sie die einzelnen Karnaugh-Diagramme dann in ein Karnaugh-Diagramm, indem Sie jeweils die Exklusiv-Oder-Verknüpfung pro Feld ausführen.

Zur Reduzierung des schaltungstechnischen Aufwands soll das Multiplizierwerk *MS* in **Bild 1** nun auf eine dritte Art realisiert werden, und zwar mit dem in der Vorlesung vorgestellten Verfahren zur einschrittigen Multiplikation vorzeichenbehafteter Zahlen.

Frage 12

a) Wenden Sie das Verfahren für das vorliegende Multiplizierwerk für 2 Bit breite Operanden an.

b) Geben Sie eine entsprechende Schaltung an.

Aufgabe 2 Fließkommaarithmetik

Betrachtet werde eine einfache Codierung für vorzeichenlose Fließkommazahlen $a \cdot 2^e$ mit normierter Mantisse a und vorzeichenbehaftetem Exponenten e, die $m = 6$ Bit für die Fraction $f = a - 1$ und $k = 4$ Bit für den Exponenten mit Bias $e + B$ verwendet. Für den Bias B gelte wie üblich $B = 2^{k-1} - 1$, hier also $B = 2^{4-1} - 1 = 7$.




Bild 3 Einfaches Format für vorzeichenlose Fließkommazahlen

Beispiel: Die Dezimalzahl 3,5 wird codiert als 1000 110000

Frage 1
a) Welches ist die größte darstellbare Dezimalzahl?
b) Welches ist die kleinste darstellbare Dezimalzahl?

Frage 2 Welche Dezimalzahlen werden durch die folgenden Codierungen dargestellt? Geben Sie die Zahlen jeweils exakt als gekürzten Bruch an.

a) 0111 100000
b) 1001 111010

Führen Sie die nachfolgenden Operationen binär durch, d.h. rechnen Sie mit den binären Mantissen und Exponenten. Runden und normieren Sie die Mantissen gegebenenfalls nach den Operationen und stellen Sie das Ergebnis wieder in der beschriebenen Codierung mit 4 + 6 Bit dar.

Hinweis: Beachten Sie, dass es sich bei den Operanden der folgenden Operationen um die Zahlen aus Frage 2 handelt.

Frage 3
a) 0111 100000 + 1001 111010
b) 0111 100000 * 1001 111010

Aufgabe 3 Mikroprozessoren

Frage 1 Nennen Sie drei Beispiele für kommerzielle *Instruction Set Architectures*.

Frage 2 Warum folgte der Umstieg von 32-Bit-Prozessoren auf 64-Bit-Prozessoren hauptsächlich?

Frage 3 Warum verfügen RISC-Prozessoren typischerweise über eine größere Anzahl an Registern als CISC-Prozessoren? Nennen Sie so viele Gründe wie möglich!

Frage 4 Was versteht man unter "Little Endian"?

Frage 5 Was versteht man unter dem Begriff "Adressierungsart" oder "Adressierungsverfahren"?

1a) $1111 = 15$

$e = e - B = 15 - 7 = 8$

$x_{max} = \frac{127}{64} \cdot 2^8 = 508$

$0,111111 = \frac{63}{64}$

$f = a - 1$

$a = f + 1 = \frac{63}{64} + 1 = \frac{127}{64}$

b) $0000 = 0$

$e = e - B = 0 - 7 = -7$

$a_{min} = 1 \cdot 2^{-7} = \frac{1}{128} = 0,007812$

$0,000000 = 0$

$f = a - 1$

$a = f + 1 = 0 + 1 = 1$

2a) $0111 = 7$

$e = e - B = 7 - 7 = 0$

$\frac{1}{2} \cdot 2^0 = \frac{1}{2} = 1,5$

$0,100000 = \frac{32}{64}$

$f = a - 1$

$a = f + 1 = \frac{32}{64} + 1 = \frac{3}{2}$

b) $1001 = 9$

$e = e - B = 9 - 7 = 2$

$\frac{61}{32} \cdot 2^2 = \frac{61}{8} = 7,625$

$0,111010 = \frac{58}{64}$

$f = a - 1$

$a = f + 1 = \frac{58}{64} + 1 = \frac{61}{32}$

3a) z_1: 0111 100000

\+

z_2: 1001 111010

$z_1: (100000) + 1 = 1,100000 \cdot 2^0$

$z_2: (111010) + 1 = 1,111010 \cdot 2^2$

$z_1 + z_2: 1,100000 \cdot 2^{0+2} + 1,111010 \cdot 2^2$

$0,011000000 \cdot 2^2 + 1,111010 \cdot 2^2 = 0,011000$

$+ 1,111010$

$10,010010 \cdot 2^{2+1} = 1,0010010 \cdot 2^3$

$e + B = 3 + 7 = 10 = 1010$

1010 0010010

b) 1 1 0 0 0 0 0 · 1 1 1 1 0 1 0 =

```
                          0 0 0 0 0 0 0
                        1 1 0 0 0 0 0
                      0 0 0 0 0 0 0
                    1 1 0 0 0 0 0
                  1 1 0 0 0 0 0
                1 1 0 0 0 0 0
              1 1 0 0 0 0 0
            1 1 0 0 0 0 0
          1 1 0 0 0 0 0
  1 0 , 1 1 0 1 1 1 0 0 0 0 0 0 · 2^2
```

1) e = 0+2 = 2

2a, 2b

weil man hier sehen gleich ist wie hier

2) 1 0 , 1 1 0 1 1 1 : 0 0 0 0 0 0 · 2^(2+1)

3) 1 , 0 1 1 0 1 1 : 1 0 0 0 0 0 · 2^3

e+3 = 1+2 = 10 = 1010

4) 0 1 1 0 1 1 +1 = 0 1 1 1 0 0 +1 weil ich 1 habe wenn da 0 wäre dann kein +1 und rechnen normal

```
  011011
+ 000001
--------
  011100
```

1010 011100

Aufgabe 4 Sequenzielle Netzwerke

Betrachtet werde das sequenzielle Netzwerk in **Bild 1**.




Bild 1 Sequenzielles Netzwerk

Frage 1 Handelt es sich beim sequenziellen Netzwerk in **Bild 1** um die schaltungstechnische Realisierung eines Mealy-Automaten oder um die eines Moore-Automaten? Begründen Sie Ihre Antwort.

Frage 2 Vervollständigen Sie das Signal-Zeit-Diagramm auf dem Lösungsblatt im Anhang zu dieser Aufgabe. Gehen Sie dabei idealisierend davon aus, dass Gatter keine Verzögerungszeit aufweisen ($\tau = 0$) und dass der Q-Ausgang eines Flipflops unmittelbar in Folge der positiven Taktflanke schaltet.

Frage 3 Wozu dient das sequenzielle Netzwerk offensichtlich?

Frage 4 a) Entnehmen Sie dem Schaltplan in **Bild 1** die Eingangsfunktionen

$D_0 = D_0(X, Q_0, Q_1, Q_2)$,

$D_1 = D_1(X, Q_0, Q_1, Q_2)$ und

$D_2 = D_2(X, Q_0, Q_1, Q_2)$

der drei D-Flipflops Q_0, Q_1 und Q_2.

Hinweis: Die Eingangsfunktionen sind im vorliegenden Fall sehr einfach.

b) Entnehmen Sie dem Schaltplan in **Bild 1** die Ausgangsfunktion $Y = Y(X, Q_0, Q_1, Q_2)$.

Frage 5 Beschreiben Sie das Verhalten des sequenziellen Netzwerks in **Bild 1** mit Hilfe einer erweiterten Zustands-Übergangstabelle. Beschriften Sie die Spalten auf der linken Seite der Tabelle mit Q_0^n, Q_1^n, Q_2^n und X^n und die Spalten auf der rechten Seite der Tabelle mit Q_0^{n+1}, Q_1^{n+1}, Q_2^{n+1} und Y^n.

1) Mealy weil Eingang X mit Y verbunden ist

2)

3)

4a) $D_0 = X$
$D_1 = Q_0$
$D_2 = Q_1$

b) $Y = X\, Q_2\, \bar{Q}_1\, \bar{Q}_0$

5) Verstehe ich

6a) knoten $= 2^8$
kanten $= 2^1 = 2$, $2 \cdot 8 = 16$

b) Verstehe ich

7) Verstehe ich

Frage 6

a) Wie viele Knoten und Kanten muss ein vollständiges Zustands-Übergangsdiagramm zur Beschreibung des Verhaltens des sequenziellen Netzwerks in **Bild 1** aufweisen?

b) Vervollständigen Sie das Zustands-Übergangsdiagramm auf dem Lösungsblatt im Anhang zu dieser Aufgabe. Die Knoten des Diagramms sind jeweils mit den Zuständen der drei Flipflops beschriftet (von links nach rechts mit Q_0, Q_1, Q_2). Die Kanten sollen jeweils wie angedeutet beschriftet werden mit dem Wert des Eingangssignals X, das für den jeweiligen Zustandsübergang verantwortlich ist, und mit dem Wert des Ausgangsignals Y, der dabei erzeugt wird.

Frage 7

a) Warum sind die Zustände 000 und 001 nicht äquivalent?

b) Warum sind die Zustände 010 und 011 äquivalent?

c) Warum sind die Zustände 100 und 101 äquivalent?

d) Finden Sie ein drittes Paar äquivalenter Zustände.

e) Fassen Sie die drei Paare äquivalenter Zustände nach b), c) und d) zusammen und zeichnen Sie das resultierende Zustands-Übergangsdiagramm neu.

f) Finden Sie im Diagramm nach e) ein neues Paar äquivalenter Zustände, fassen Sie das Paar zu einem Zustand zusammen und zeichnen Sie das minimale Zustands-Übergangsdiagramm nochmals neu.

Abschließend soll der minimale Automat als sequenzielles Netzwerk mit JK-Flipflops realisiert werden, und zwar mit der nachfolgend gegebenen Codierung seiner vier Zustände.

ursprünglicher Automat	minimaler Automat		
Zustände	Zustand	Codierung	
		Q_A	Q_B
000	000	0	0
100, 101, 110, 111	1XX	0	1
010, 011	01X	1	0
001	001	1	1

Frage 8

a) Stellen Sie die erweiterte Zustandsübergangstabelle für das zu realisierende sequenzielle Netzwerk auf. Beschriften Sie die Spalten auf der linken Seite der Tabelle mit q^n, $Q_A{}^n$, $Q_B{}^n$ und X^n und die Spalten auf der rechten Seite der Tabelle mit q^{n+1}, $Q_A{}^{n+1}$, $Q_B{}^{n+1}$ und Y^n. Dabei sei q^n bzw. q^{n+1} der abstrakte Ist- bzw. Folgezustand des minimalen Automaten (d.h. jeweils ein Element der Menge {000, 1XX, 01X, 001}).


b) Bestimmen Sie die Problemfunktionen für die Flipflops Q_A und Q_B in der Form, die sich am besten für JK-Flipflops eignet. Verwenden Sie dafür jeweils ein Karnaugh-Diagramm.

c) Bestimmen Sie die Eingangsfunktionen J_A, K_A, J_B und K_B der Flipflops.


d) Bestimmen Sie die Ausgangsfunktion des sequenziellen Netzwerks.

e) Zeichnen Sie einen Schaltplan des sequenziellen Netzwerks.

zu Aufgabe 4, Frage 2



zu Aufgabe 4, Frage 6



Prüfung Rechnerarchitektur

Matthias Meyer, Hochschule Aalen, 11.07.2024

Erlaubte Hilfsmittel

- nicht kommunikationsfähige elektronische Geräte (z. B. Taschenrechner)
- Skript und Unterlagen zur Vorlesung, Übungsaufgaben, Musterlösungen
- beliebige Literatur

Hinweise

- Bearbeitungszeit 90 Minuten
- die Prüfung ist überdimensioniert, für die Note 1,0 sind keine 100% erforderlich
- jede Aufgabe auf einem neuen Blatt beginnen
- jedes Blatt rechtzeitig mit Ihrem Namen versehen
- Prüfungsaufgaben nicht beschriften und nicht abgeben

Dieser Umdruck besteht einschließlich dieses Deckblatts aus 6 Seiten.

Aufgabe 1 Multiplikation und Multiplikation mit Konstanten

Betrachtet werde die Multiplikation von 6 Bit breiten vorzeichenlosen Operanden.

Frage 1

a) Wie breit ist das Produkt zweier solcher Operanden, wenn es stets exakt dargestellt werden soll?

b) Welchen Wert hat das größtmögliche Produkt?

Frage 2

a) Multiplizieren Sie die beiden Binärzahlen 101001 (in dezimal 41) und 010111 (in dezimal 23) schriftlich "von Hand". Schreiben Sie dafür die sechs Teilprodukte stellenrichtig untereinander und addieren Sie diese.

b) Überprüfen Sie Ihr Ergebnis anhand einer Kontrollrechnung im Dezimalsystem.

Frage 3

a) Wie viele UND-Gatter, Volladdierer und Flipflops benötigt man, um ein entsprechendes 6-schrittiges Multiplizierwerk zu realisieren, das die Multiplikation in 6 Takten ausführt?

b) Wie viele UND-Gatter und Volladdierer benötigt man, um ein entsprechendes einschrittiges Parallel-Multiplizierwerk zu bauen, das die Multiplikation rein kombinatorisch realisiert?

c) Wie lange benötigt dieses einschrittige Parallel-Multiplizierwerk, wenn es die Teilprodukte nach dem "Carry Save"-Verfahren addiert? Geben Sie die Zeit in Vielfachen einer Gatterlaufzeit τ an. Gehen Sie dabei wie üblich davon aus, dass ein Volladdierer 2τ benötigt.

Nun sollen Multiplizierwerke betrachtet werden, die einen variablen Operanden *a* mit einer gegebenen Konstanten *c* multiplizieren. Als Beispiel dafür werde ein Multiplizierwerk *MULT_23* betrachtet, das einen Operanden *a* mit der Konstante $010111_2 = 23_{10}$ multipliziert.

Frage 4

a) Wie viele von Null verschiedene Teilprodukte müssen bei der Multiplikation mit 23 stellenrichtig aufaddiert werden?

b) Geben Sie einen vollständigen Schaltplan für das Multiplizierwerk nach dem "Carry Save"-Verfahren an. Verwenden Sie dafür ausschließlich Volladdierer.

c) Wie lange benötigt dieses einschrittige Parallel-Multiplizierwerk? Geben Sie die Zeit wieder in Vielfachen einer Gatterlaufzeit τ an.

Ganz offensichtlich hängt der Aufwand für ein Multiplizierwerk mit einem konstanten Multiplikator ganz wesentlich von der Anzahl der Einsen im Multiplikator ab. Aus diesem Grund betrachtet man alternative Zahlendarstellungen, die die Anzahl der Einsen im Multiplikator reduzieren. Eine dieser Zahlendarstellungen ist die "Canonical Signed Digit"-Darstellung (kurz CSD-Code). Im CSD-Code kommt zu den beiden Binärziffern **0** und **1** eine dritte Ziffer **–1** dazu, die man als eine 1 mit Überstrich notiert.

Beispiel: $0\ 1\ 0\ 0\ \overline{1}\ 0 = \mathbf{0} \cdot 2^5 + \mathbf{1} \cdot 2^4 + \mathbf{0} \cdot 2^3 + \mathbf{0} \cdot 2^2 + \mathbf{-1} \cdot 2^1 + \mathbf{0} \cdot 2^5 = 14$

Um eine vorzeichenlose Binärzahl in den CSD-Code zu wandeln, ersetzt man nacheinander von rechts nach links Sequenzen von aufeinanderfolgenden Einsen wie folgt:

Aus **0 1 1** wird **1 0 $\overline{\mathbf{1}}$**, aus **0 1 1 1** wird **1 0 0 $\overline{\mathbf{1}}$**, aus **0 1 1 1 1** wird **1 0 0 0 $\overline{\mathbf{1}}$** usw.

1a) 12 Bit

b)

2a)

1	0	1	0	0	1	,	0	1	0	1	1	1
							1	0	1	0	0	1
						1	0	1	0	0	1	
					1	0	1	0	0	1		
				0	0	0	0	0	0			
			1	0	1	0	0	1				
		0	0	0	0	0	0					
		0	1	1	1	0	1	0	1	1	1	

b) $\frac{41 \cdot 23 = 943}{82}$
123
943

Division alle 1er auffüllen

3a)

4a)

5)

0	0000	0000
1	0001	0001
2	0010	0010
3	0011	
4	0100	
5	0101	
6	0110	
7	0111	
8	1000	
9	1001	

6)

Beim Ersetzen einer Bitgruppe nach diesen Regeln kann es passieren, dass links von der Gruppe eine neue Eins-Eins-Sequenz entsteht oder dass eine bestehende Sequenz aus Einsen um eine Eins verlängert wird.

Beispiel: $010110111 = 01011100\overline{1} = 0110\overline{1}00\overline{1} = 10\overline{1}00\overline{1}00\overline{1}$

Frage 5 Geben Sie die Zahlen von 0 bis 9 als vierstellige Binärzahlen im CSD-Code an.

Frage 6 Welche der Bitfolgen 00, 01, $0\overline{1}$, 10, 11, $1\overline{1}$, $\overline{1}0$, $\overline{1}1$, $\overline{1}\overline{1}$ können in einer Binärzahl im CSD-Code prinzipiell nicht auftreten?

Abschließend soll das Multiplizierwerk *MULT_23* dadurch verbessert werden, dass der konstante Multiplikator 23 in seiner CSD-Dargestellung $10\overline{1}00\overline{1}$ verwendet wird.

Frage 7

a) Wie viele von Null verschiedene Teilprodukte müssen nun addiert bzw. subtrahiert werden?

b) Geben Sie eine vollständige Schaltung für das Multiplizierwerk nach dem "Carry Save"-Verfahren an. Verwenden Sie dafür ausschließlich Vollsubtrahierer.

c) Wie lange benötigt dieses einschrittige Parallel-Multiplizierwerk nun? Geben Sie die Zeit wieder in Vielfachen einer Gatterlaufzeit τ an.

Frage 8 Geben Sie eine alternative Schaltung für das Multiplizierwerk nach dem "Carry Save"-Verfahren an, das statt Vollsubtrahierern ausschließlich Volladdierer verwendet. Versuchen Sie dabei, mit möglichst wenigen Volladdierern auszukommen.

Aufgabe 2 Fließkommaarithmetik

Betrachtet werde eine einfache Codierung für vorzeichenlose Fließkommazahlen $a \cdot 2^e$ mit normierter Mantisse a und vorzeichenbehaftetem Exponenten e, die $m = 7$ Bit für die Fraction $f = a - 1$ und $k = 3$ Bit für den Exponenten mit Bias $e + B$ verwendet. Für den Bias B gelte wie üblich $B = 2^{k-1} - 1$, hier also $B = 2^{3-1} - 1 = 3$.




Bild 1 Einfaches Format für vorzeichenlose Fließkommazahlen

Beispiel: Die Zahl 3,5 wird codiert als 100 1100000

Frage 1
a) Welches ist die größte darstellbare Zahl?
b) Welches ist die kleinste darstellbare Zahl?

Frage 2 Welche Dezimalzahlen werden durch die folgenden Codierungen dargestellt? Geben Sie die Zahlen jeweils exakt als gekürzten Bruch an.

a) 011 0000000
b) 110 1110101
c) 001 0011111

Führen Sie die nachfolgenden Operationen binär durch, d.h. rechnen Sie mit den binären Mantissen und Exponenten. Runden und normieren Sie die Mantissen gegebenenfalls nach den Operationen und stellen Sie das Ergebnis wieder in der beschriebenen Codierung mit 3 + 7 Bit dar.

Hinweis: Beachten Sie, dass es sich bei den Operanden der folgenden Operationen um die Zahlen aus Frage 2 handelt.

Frage 3
a) 011 0000000 + 110 1110101
b) 011 0000000 – 001 0011111
c) 110 1110101 * 001 0011111

Frage 4
a) Bei welcher oder welchen der drei Operationen aus Frage 3 kann man das Phänomen "Absorption" beobachten? Begründen Sie Ihre Antwort.
b) Bei welcher oder welchen der drei Operationen aus Frage 3 kann man das Phänomen "Auslöschung" beobachten? Begründen Sie Ihre Antwort.

Abschließend werde eine Schaltung *FCOMP* betrachtet, die zwei Zahlen a und b im beschriebenen Fließkommaformat miteinander vergleicht. Die Schaltung besitze die Eingänge a_9 bis a_0 für den ersten Operanden a und die Eingänge b_9 bis b_0 für den zweiten Operanden b. Die drei linken Bits a_9 bis a_7 bzw. b_9 bis b_7 sollen jeweils den Exponenten mit Bias enthalten, die restlichen Bits jeweils die Fraction. Die Schaltung stelle einen Ausgang *GE* (für "greater or equal") zur Verfügung, der genau dann den Wert ’1’ annimmt, wenn a ≥ b ist.

Frage 5 Geben Sie eine möglichst einfache Schaltung für *FCOMP* an.

1a) $111 = 7$
$e = e - B = 7 - 3 = 4$

$0,1111111 = \frac{127}{128}$

$f = a - 1$
$a = f + 1 = \frac{127}{128} + 1 = \frac{255}{128}$

$\frac{255}{128} \cdot 2^4 = \frac{255}{8}$

b) $000 = 0$
$e = e - B = 0 - 3 = -3$

$0,0000000 = 0$

$f = a - 1$
$a = f + 1 = 0 + 1 = 1$

$1 \cdot 2^{-3} = \frac{1}{8}$

2a) Verstehe ich

3a)

b) 1. $011 = 3$
$e = e - B = 3 - 3 = 0$

$1,00000000 \cdot 2^0$

2. $001 = 1$
$e = e - B = 1 - 3 = -2$

$1,00111111 \cdot 2^{-2}$

3. $1,00000000 \cdot 2^0 - 1,00111111 \cdot 2^{-2} = 1,000000000 \cdot 2^0 - 0,0100111111 \cdot 2^0 = 1,000000000 - 0,0100111111$

$0,1011000001 \cdot 2^{0-1}$

4. $e + B = -1 + 3 = 2 = 010$

5. Ergebnis: 010 0110001

$1,0110001 \cdot 2^{-1}$

c) Verstehe es

Aufgabe 3 Sequenzielles Netzwerk

Bild 1 und **Bild 2** zeigen Schnittstelle und Implementierung eines sequenzielles Netzwerks *SN* mit einem Eingang *X* und mit einem Ausgang *Y*.




Bild 1 Sequenzielles Netzwerk *SN*: Schnittstelle




Bild 2 Sequenzielles Netzwerk *SN*: Implementierung

Frage 1 Mit welchem Automatenmodell (Mealy, Moore, Medwedew) wird das sequenzielle Netzwerk *SN* am treffendsten beschrieben? Begründen Sie Ihre Antwort.

Frage 2

a) Entnehmen Sie dem Schaltplan in **Bild 2** die schaltalgebraischen Funktionen

$D_1 = D_1(X, Q_1, Q_0)$ und

$D_2 = D_2(X, Q_1, Q_0)$.

b) Stellen Sie diese beiden Funktionen in jeweils einem Karnaugh-Diagramm dar.


c) Sind die schaltalgebraischen Funktionen für D_1 und D_2 bereits minimal? Begründen Sie Ihre Antwort.

1) Medwedew

2a) $D_1 = \bar{Q_0} Q_1 X + Q_0 \bar{X}$

$D_2 = X Q_1 \bar{Q_0}$

b)



c) Ja es lässt sich keine größeren Schlaufen machen

3)

X^n	Q_2^n	Q_1^n	Q_0^n	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}
0	0	0	0	0	0	0
0	0	0	1	0	1	0
0	0	1	0	0	0	0
0	0	1	1	0	1	0
0	1	0	0	0	0	0
0	1	0	1	0	1	0
0	1	1	0	0	0	0
0	1	1	1	0	1	0
1	0	0	0	0	0	1
1	0	0	1	0	0	1
1	0	1	0	1	1	1
1	0	1	1	0	0	1
1	1	0	0	0	0	1
1	1	0	1	0	0	1
1	1	1	0	1	1	1
1	1	1	1	0	0	1

Q_1^{n+1} einfach schauen

$\bar{Q_0} Q_1 X = 011$ } Es ist egal sobald das vor kommt


$Q_0 \bar{X} = 10$

↑

hier kann auch $Q_1 = 1$ oder 0 sein ist egal.

4a) 011, 100, 101, 110

b)



$Q_2, Q_1, Q_0 = 000$ und X kann 1 oder 0 sein

0000 geht es zu 000 (rechts schauen)

1000 geht es zu 001 (rechts schauen)

c) 101

5) ?

Frage 3 Beschreiben Sie das Folgeschaltverhalten des sequenziellen Netzwerks in Form einer erweiterten Zustandsübergangstabelle. Beschriften Sie die Spalten auf der linken Seite der Tabelle mit X^n, Q_2^n, Q_1^n und Q_0^n und die Spalten auf der rechten Seite der Tabelle mit Q_2^{n+1}, Q_1^{n+1} und Q_0^{n+1}.

Frage 4

a) Welche der acht prinzipiell möglichen Zustandskombinationen können im Betrieb offensichtlich nicht auftreten? Begründen Sie Ihre Antwort.

b) Zeichnen Sie ein geeignetes Zustands-Übergangsdiagramm für das sequenzielle Netzwerk *SN*.

c) Beschreiben Sie die Funktion, die das sequenzielle Netzwerk offensichtlich realisiert.

Abschließend soll das sequenzielle Netzwerk *SN* mit JK-Flipflops statt mit D-Flipflops realisiert werden.

Frage 5 Geben Sie die Eingangsfunktionen J_i und K_i (i = 0, 1, 2) für die drei JK-Flipflops an. Ein Schaltplan ist nicht verlangt.

Prüfung Rechnerarchitektur

Matthias Meyer, Hochschule Aalen, 05.02.2024

Erlaubte Hilfsmittel

- nicht kommunikationsfähige elektronische Geräte (z. B. Taschenrechner)
- Skript und Unterlagen zur Vorlesung, Übungsaufgaben, Musterlösungen
- beliebige Literatur

Hinweise

- Bearbeitungszeit 90 Minuten
- die Prüfung ist überdimensioniert, für die Note 1,0 sind keine 100% erforderlich
- jede Aufgabe auf einem neuen Blatt beginnen
- jedes Blatt rechtzeitig mit Ihrem Namen versehen
- Prüfungsaufgaben nicht beschriften und nicht abgeben

Dieser Umdruck besteht einschließlich dieses Deckblatts aus 8 Seiten.

Aufgabe 1 Kombinatorisches Dividierwerk

Im Rahmen dieser Aufgabe soll ein rein kombinatorisches Dividierwerk *DIV* für ganze vorzeichenlose Operanden mit jeweils 2 Bit betrachtet werden, vgl. **Bild 1**.




Bild 1 Dividierwerk *DIV*

Das Dividierwerk dividiert den Dividenden *a* durch den Divisor *b* und gibt das Ergebnis zunächst in Form eines ganzzahligen Quotienten *q* und eines ganzzahligen Restes *r* aus. **Bild 2** zeigt eine vollständige Wahrheitstafel zur Beschreibung des Dividierwerks. In der Tafel wird der Wert *X* wie üblich für "don't care"-Fälle verwendet.

Nr.	a_1	a_0	b_1	b_0	q_1	q_0	r_1	r_0
0	0	0	0	0	X	X	X	X
1			0	1	0	0	0	0
2			1	0	0	0	0	0
3			1	1	0	0	0	0
4	0	1	0	0	X	X	X	X
5			0	1	0	1	0	0
6			1	0	0	0	0	1
7			1	1	0	0	0	1
8	1	0	0	0	X	X	X	X
9			0	1	1	0	0	0
10			1	0	0	1	0	0
11			1	1	0	0	1	0
12	1	1	0	0	X	X	X	X
13			0	1	1	1	0	0
14			1	0	0	1	0	1
15			1	1	0	1	0	0

Bild 2 Wahrheitstafel für *DIV*

Frage 1


a) Erklären Sie den Inhalt der Zeile 14 der Wahrheitstafel.

b) Erklären Sie den Inhalt der Zeile 7 der Wahrheitstafel.


c) Erklären Sie den Inhalt der Zeile 8 der Wahrheitstafel.

2a)


2)




g_1: $\bar{b}_1 a_1$



g_0: $a_0 a_1 + a_1 \bar{b}_0 + a_0 \bar{b}_1$




r_1: $b_1 b_0 a_1 \bar{a}_0$




r_2: $a_0 \bar{b}_0 + a_0 b_1 \bar{a}_1$

3)



Frage 2 Geben Sie q_1, q_0, r_1 und r_0, in Abhängigkeit von a_1, a_0, b_1 und b_0 jeweils in Form eines minimalen schaltalgebraischen Ausdrucks an. Verwenden Sie dafür insgesamt vier Karnaugh-Diagramme, die jeweils wie nachstehend gezeigt beschriftet sind. Verwenden Sie die "don't care"-Fälle bestmöglich zur Minimierung.



Frage 3 Setzen Sie die Ergebnisse von Frage 2 in einen Schaltplan um. Verwenden Sie dafür beliebige logische Gatter.

Das Dividierwerk soll das Ergebnis der Division der 2 Bit breiten, vorzeichenlosen Operanden a und b nun in Form eines gebrochenen Quotienten ermitteln, der als Festkommazahl mit 2 Vorkommastellen und mit 4 Nachkommastellen dargestellt wird.

Frage 4 Geben Sie entsprechend **Bild 2** eine vollständige Wahrheitstafel für das Dividierwerk mit gebrochenem Quotienten an. Beschriften Sie die Spalten auf der linken Seite der Wahrheitstafel mit a_1, a_0, b_1 und b_0 und die Spalten auf der rechten Seite der Wahrheitstafel mit q_1 und q_0 für die Vorkommastellen und mit q_{-1}, q_{-2}, q_{-3} und q_{-4} für die Nachkommastellen.

Achten Sie auf die bekannte Rundungsregel: Ist die erste abgeschnittene Stelle (im vorliegenden Fall q_{-5}) eine Eins, dann wird aufgerundet, sonst abgerundet.

Frage 5

a) In welchen Fällen ist das vom Dividierwerk ermittelte Ergebnis nicht exakt?

b) Wie groß ist der durch Rundung entstehende Fehler maximal?

Frage 6

a) Stellen Sie die Zahl 1/2 = 0,5 als Fließkommazahl im "Single-Precision"-Format dar. Geben Sie dafür die 23 Bit breite Fraction und den 8 Bit breiten Exponenten mit Bias an.

b) Stellen Sie die Zahl 1/3 als Fließkommazahl im "Single-Precision"-Format dar. Geben Sie dafür wieder die 23 Bit breite Fraction und den 8 Bit breiten Exponenten mit Bias an.

c) Stellen Sie die Zahlen 2/3 als Fließkommazahl im "Single-Precision"-Format dar. Geben Sie dafür wieder die 23 Bit breite Fraction und den 8 Bit breiten Exponenten mit Bias an.

٤)

Aufgabe 2 Automat und sequenzielles Netzwerk

Betrachtet werde ein Mealy-Automat, der Eingangszeichen aus der Eingangsmenge $\underline{M}_x = \{a, b, !\}$ verarbeitet und dabei Ausgangszeichen aus der Ausgangsmenge $\underline{M}_y = \{0, 1, *\}$ erzeugt. **Bild 3** zeigt das Zustands-Übergangsdiagramm des Automaten. In diesem Diagramm wird das Eingangszeichen "!" in den Zuständen q_0, q_3, q_6 und q_8 der Übersicht halber nicht berücksichtigt. In diesen vier Fällen soll davon ausgegangen werden, dass der Automat in den Zustand q_0 übergeht und dabei das Ausgangszeichen "0" erzeugt.




Bild 3 Mealy-Graph

Beispiel: Ausgehend vom Initialzustand q_0 reagiert der Automat auf die Eingangsfolge

```
ababab!bab!aaa!
```

mit der Ausgangsfolge

```
******1***0***1
```

Frage 1

a) Welche Zustandsfolge durchläuft der Automat, wenn er mit dem Initialzustand q_0 wie im Beispiel oben die Eingangsfolge `ababab!bab!aaa!` verarbeitet?

b) Welche Ausgangsfolge erzeugt der Automat, wenn er mit dem Initialzustand q_0 die Eingangsfolge `abbbba!a!ababaa!` verarbeitet?

Frage 2 Wie viele gerichtete Kanten ("Pfeile") muss ein vollständiger Mealy Graph eines Automaten mit neun Zuständen und einer Eingangsmenge von drei Zeichen (wie im vorliegenden Fall) aufweisen?

Frage 3

a) Sind die Zustände q_1 und q_2 1-äquivalent? Begründen Sie Ihre Antwort.

b) Sind die Zustände q_1 und q_2 äquivalent? Begründen Sie Ihre Antwort.

1a) $q_0\ q_1\ q_2\ q_3\ q_4\ q_5\ q_6\ q_7\ q_8\ q_9\ q_{10}\ q_{11}\ q_{12}\ q_{13}\ q_0$

b) [illegible]

2)

3a) Ja weil die beiden zu q_0 gehst

b) Nein weil q_2 mit b zu q_6 geht und q_7 geht zu q_2

4)

5) Bei sequentielles Netzwerke kommen FF's auch rein und bei kombinatorischen Netzwerk kommt kein FF's.

6a)

Frage 4 Beschreiben Sie stichwortartig, was für eine Folge aus den Zeichen "*a*" und "*b*" gelten muss, damit der Automat das Ausgangszeichen "1" erzeugt, wenn die Folge mit einem "!" abgeschlossen wird. Unterscheiden Sie dabei drei verschiedene Klassen von Eingangsfolgen.

Der Automat soll nun als sequenzielles Netzwerk mit einfachen D-Flipflops realisiert werden.

Frage 5 Was unterscheidet ein sequenzielles Netzwerk von einem kombinatorischen Netzwerk?

Frage 6

a) Wie viele digitale Eingangssignale X_i sind mindestens erforderlich, um alle Eingangszeichen des Automaten zu codieren?

b) Wie viele Flipflops Q_j sind mindestens erforderlich, um alle Zustände des Automaten zu codieren?

c) Wie viele digitale Ausgangssignale Y_k sind mindestens erforderlich, um alle Ausgangszeichen des Automaten zu codieren?

d) Wie viele Zeilen müsste eine erweiterte Zustandsübergangstabelle zur Beschreibung der Zustands-Übergangsfunktion des sequenziellen Netzwerks besitzen, wenn man wie in a) und b) davon ausgeht, dass zur Codierung der Eingangszeichen und Zustände jeweils die kleinstmögliche Anzahl von Eingangssignalen bzw. Flipflops verwendet wird?

Um den Aufwand zur Realisierung des Automaten zu reduzieren, wird die in **Bild 4** gezeigte "One-Hot"-Codierung der Eingangszeichen und Zustände vorgeschlagen.

	X_a	X_b	$X_!$
a	1	0	0
b	0	1	0
!	0	0	1

	Q_0	Q_1	Q_2	Q_3	Q_4	Q_5	Q_6	Q_7	Q_8
q_0	1	0	0	0	0	0	0	0	0
q_1	0	1	0	0	0	0	0	0	0
q_2	0	0	1	0	0	0	0	0	0
q_3	0	0	0	1	0	0	0	0	0
q_4	0	0	0	0	1	0	0	0	0
q_5	0	0	0	0	0	1	0	0	0
q_6	0	0	0	0	0	0	1	0	0
q_7	0	0	0	0	0	0	0	1	0
q_8	0	0	0	0	0	0	0	0	1

Bild 4 "One-Hot"-Codierung der Eingangszeichen und der Zustände

Nachfolgend sollen die Eingangsfunktionen der D-Flipflops zur Realisierung des sequenziellen Netzwerks mit Hilfe der "One-Hot"-Codierung in **Bild 4** ohne die Notwendigkeit von Karnaugh-Diagrammen direkt aus **Bild 3** abgeleitet werden.

Frage 7

a) In welchem Zustand muss sich der Automat befinden und welches Eingangszeichen muss anliegen, damit der Automat bei der folgenden positiven Taktflanke in den Zustand q_1 übergeht?

b) Wie wird dieser Zustand mit Q_0, Q_1, ..., Q_8 codiert?

Hinweis: Nutzen Sie die Tatsache, dass wegen der "One-Hot"-Codierung $\overline{Q}_0\overline{Q}_1...Q_i....\overline{Q}_8 = Q_i$ gilt.

c) Wie wird dieses Eingangszeichen entsprechend mit X_a, X_b und $X_!$ codiert?

Frage 8 Geben Sie mit Hilfe der Überlegungen in Frage 7 die Eingangsfunktion D_1 für das Flipflop Q_1 an.

Frage 9 Ermitteln Sie nun entsprechend die Eingangsfunktionen der verbleibenden acht Flipflops ebenfalls direkt aus dem Zustands-Übergangsdiagramm.

Um den Aufwand an Speicherelementen zu reduzieren, soll abschließend eine "Two-Hot"-Codierung für den Automaten in **Bild 3** betrachtet werden.

Frage 10

a) Wie viele Flipflops sind erforderlich, um die neun Zustände des Automaten so zu codieren, sodass in jedem Zustand genau zwei Flipflops gesetzt sind?

b) Geben Sie eine mögliche "Two-Hot"-Codierung der Zustände q_0 bis q_8 an.

c) Geben Sie die Eingangsfunktion für ein beliebiges Flipflop des "Two-Hot"-codierten Zustandsvektors an.

Aufgabe 3 Assemblerprogrammierung

Bild 5 zeigt ein Programmfragment für den aus der Vorlesung bekannten Minimalprozessor, das zwei Arrays elementweise addiert. Es erhält die Startadressen der beiden Arrays als Parameter in den Speicherworten mit den symbolischen Adressen *p1* und *p2* und verwendet die Speicherworte mit den symbolischen Adressen *a*, *e* und *i* als lokale Variablen.

```
 1          dec     ((p1))
 2 loop:    blt     ende
 3          store   (i)
 4          add     (p1)
 5          inc
 6          store   (a)
 7          loadi
 8          store   (e)
 9          load    (i)
10          add     (p2)
11          inc
12          loadi
13          add     (e)
14          store   ((a))
15          dec     (i)
16          bra     loop
17 ende:
```

Bild 5 Programmfragment

Jedes Array besitzt ein Header-Wort, das die Länge *L* des Arrays enthält. Danach folgen die Elemente des Arrays (**Bild 6**).




Bild 6 Struktur eines Arrays im Speicher

Frage 1

a) Was versteht man unter einer Adressierungsart?

b) Welche Adressierungsart verwendet der Befehl *dec* in Zeile 1?

c) Welche Adressierungsart verwendet der Befehl *add* in Zeile 4?

d) Welche Adressierungsart verwendet der Befehl *inc* in Zeile 5?

Frage 2

a) Wie viele Worte belegt das Programmfragment in **Bild 5**?

b) Wie viele dieser Worte sind Erweiterungsworte?

c) Geben Sie den Wert des Erweiterungswortes des Befehls *blt* in Zeile 2 an.

d) Geben Sie den Wert des Erweiterungswortes des Befehls *bra* in Zeile 16 an.

Frage 3 Handelt es sich bei der Schleife in **Bild 5** um eine kopfgesteuerte oder um eine fußgesteuerte Schleife? Begründen Sie Ihre Antwort!

Nun werde ein konkretes Beispiel zweier Arrays mit jeweils 4 Elementen betrachtet, die ab Adresse 400 und ab Adresse 405 im Speicher liegen (**Bild 7**). Die erste Zeile in **Bild 7** (Adressen 80 bis 84) zeigt den Speicherbereich, der für die Parameter und die lokalen Variablen genutzt wird, die zweite Zeile in **Bild 7** (Adressen 400 bis 409) zeigt den Speicherbereich, in dem die beiden Arrays liegen.

p1=80	p2=81	a=82	e=83	i=84
400	405	0	0	0

4	42	73	10	27	4	8	7	30	13
400	401	402	403	404	405	406	407	408	409

Bild 7 Konkretes Beispiel

Es werde davon ausgegangen, dass das Programmfragment in **Bild 5** mit dem in **Bild 7** gezeigten Ausgangszustand ausgeführt wird.

Frage 4

a) Wie oft wird die Schleife im Programmfragment ausgeführt?

b) Geben Sie den Inhalt der Speicherworte mit den symbolischen Adressen *a*, *e* und *i* am Ende jeder Schleifeniteration an (d.h. jeweils zu dem Zeitpunkt, zu dem der Prozessor den Befehl *bra* in Zeile 16 ausführt).

Hinweis: Beachten Sie, dass nur *store*-Befehle den Inhalt von Speicherworten ändern.

c) Geben Sie den Inhalt der beiden Arrays nach Ende der letzten Schleifeniteration an.

Nachfolgend werde das Array, auf das der Zeiger in der Speicherstelle *p1* zeigt, als Array 1 bezeichnet, und entsprechend das Array, auf das der Zeiger in der Speicherstelle *p2* zeigt, als Array 2. Weiterhin sollen nun beliebige Arrays mit beliebigen Längen betrachtet werden.

Frage 5 Was passiert, wenn sowohl Array 1 als auch Array 2 die Länge Null haben? Wird dieser Fall korrekt behandelt oder nicht? Begründen Sie Ihre Antwort.

Frage 6

a) Was passiert, wenn Array 1 kürzer ist als Array 2?

b) Was passiert, wenn Array 1 länger ist als Array 2?

c) Welcher der beiden Fälle ist schlimmer? Begründen Sie Ihre Antwort.

d) Ergänzen Sie das Programmfragment so, dass der Prozessor direkt nach *ende* springt, falls die beiden Arrays nicht gleich lang sind. Geben Sie dafür nur die Befehle an, die Sie vor dem ersten Befehl des Programmfragments in **Bild 5** einfügen müssen.

Prüfung Rechnerarchitektur

Matthias Meyer, Hochschule Aalen, 18.07.2022

Erlaubte Hilfsmittel

- nicht kommunikationsfähige elektronische Geräte (z. B. Taschenrechner)
- Skript und Unterlagen zur Vorlesung, Übungsaufgaben, Musterlösungen
- beliebige Literatur

Hinweise

- Bearbeitungszeit 90 Minuten
- die Prüfung ist überdimensionert, für die Note 1,0 sind keine 100% erforderlich
- jede Aufgabe auf einem neuen Blatt beginnen
- jedes Blatt rechtzeitig mit Ihrem Namen versehen
- Prüfungsaufgaben nicht beschriften und nicht abgeben

Dieser Umdruck besteht einschließlich dieses Deckblatts aus 7 Seiten.

Aufgabe 1 Schaltalgebra

Betrachtet werde der schaltalgebraische Ausdruck $Y = (A + B)\cdot(A + C)\cdot(B + C)$.

Frage 1 Zeichnen Sie den Schaltplan eines kombinatorischen Netzwerks mit den Eingängen A, B, C und dem Ausgang Y, das diesen schaltalgebraischen Ausdruck realisiert.

Frage 2 Stellen Sie den Ausdruck in Form einer Wahrheitstabelle dar.

Frage 3 Stellen Sie den Ausdruck in Form eines Venn-Diagramms dar.


Frage 4 a) Stellen Sie den Ausdruck in Form der Disjunktiven Normalform dar.

b) Stellen Sie den Ausdruck in Form der Konjunktiven Normalform dar.

Frage 5 In welcher arithmetischen Schaltung spielt der in dieser Aufgabe betrachtete schaltalgebraische Ausdruck eine Rolle?

Frage 6 Geben Sie nun eine Schaltung an (Schaltplan), die den Ausdruck ausschließlich mit NAND-Gattern mit je 2 Eingängen realisiert.

1)



2)

A	B	C	y
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1

3)



Einfach schauen z.b $A \cap B = 1$ zeichne dann da wo $A \cap B$ ist

4a) ✓

b) ✓

5)

6)

Aufgabe 2 Steuerung für Leuchtreklame

In dieser Aufgabe soll eine Steuerung für eine Leuchtreklame entworfen werden, die aus drei separat ansteuerbaren Segmenten Y_2, Y_1 und Y_0 besteht. Diese Segmente sollen in der in **Bild 1** vorgegebenen Sequenz aufleuchten, d.h. im ersten Schritt soll Segment Y_0 leuchten, im zweiten Schritt Segment Y_1 usw. Die Sequenz ist zyklisch, d.h. sie beginnt nach dem letzten Schritt wieder von vorn.

Schritt	Y_2	Y_1	Y_0
0	0	0	1
1	0	1	0
2	1	0	0
3	0	0	0
4	1	1	1
5	0	0	0
6	1	1	1
7	0	0	0
8	1	1	1
9	0	0	0

Bild 1 Zyklische Sequenz

Die Steuerung soll mit Hilfe eines Automaten modelliert werden, der dann als sequenzielles Netzwerk realisiert wird. Dieses sequenzielle Netzwerk soll einen Takteingang *CLK* sowie drei Ausgänge Y_2, Y_1 und Y_0 für die drei Segmente der Leuchtreklame besitzen. Die Periodendauer des Taktes *CLK* sei identisch mit der Dauer eines Schrittes der in **Bild 1** vorgegebenen Sequenz.

Frage 1

a) Warum spielt der Unterschied zwischen Mealy-Automat und Moore-Automat im vorliegenden Fall keine Rolle?

b) Geben Sie einen Moore-Graph für den Automaten an. Beschriften Sie dabei die Zustände mit einer sinnvollen Bezeichnung und mit dem Wert der Ausgangssignale Y_2, Y_1 und Y_0 im entsprechenden Zustand.

Beim zu realisierenden Automaten handelt es sich prinzipiell um einen Modulo-10-Zähler (Dezimalzähler). Die Zustände dieses Zählers sollen entsprechend der Schrittnummer (Zählerstand) binär codiert werden, d.h. der Zustand für Schritt 0 als $(Q_3, Q_2, Q_1, Q_0) = (0, 0, 0, 0)$, der Zustand für Schritt 1 als $(Q_3, Q_2, Q_1, Q_0) = (0, 0, 0, 1)$ und der Zustand für Schritt 9 schließlich als $(Q_3, Q_2, Q_1, Q_0) = (1, 0, 0, 1)$.


Frage 2

a) Geben Sie Y_2, Y_1 und Y_0 jeweils in Abhängigkeit von Q_3, Q_2, Q_1 und Q_0 in Form einer Wahrheitstabelle an.

b) Geben Sie Y_2, Y_1 und Y_0 jeweils in Abhängigkeit von Q_3, Q_2, Q_1 und Q_0 mit Hilfe von Karnaugh-Diagrammen in Form minimaler schaltalgebraischer Ausdrücke an. Beschriften Sie die drei Karnaugh-Diagramme dabei

1a)

b)




2a) ✓

b) ✓

3) ✓

4a) ✓
b) ✓
c) ✓
d) ✓

jeweils wie nachfolgend angegeben und nutzen Sie "don't care"-Fälle bestmöglich zur Minimierung.



Frage 3 Geben Sie die Zustandsübergangstabelle für den Automaten an. Beschriften Sie die Spalten auf der linken Seite der Tabelle mit Q_3^n, Q_2^n, Q_1^n und Q_0^n und auf der rechten Seite der Tabelle mit Q_3^{n+1}, Q_2^{n+1}, Q_1^{n+1} und Q_0^{n+1}.

Frage 4

a) Geben Sie Q_0^{n+1} in Abhängigkeit von Q_0^n ohne Karnaugh Diagramm direkt aus der Zustandsübergangstabelle an.

b) Geben Sie Q_1^{n+1} in Abhängigkeit von Q_3^n, Q_2^n, Q_1^n und Q_0^n mit Hilfe eines Karnaugh-Diagramms in minimaler Form an. Nutzen Sie dabei "don't care"-Fälle bestmöglich zur Minimierung.

c) Geben Sie Q_2^{n+1} in Abhängigkeit von Q_3^n, Q_2^n, Q_1^n und Q_0^n mit Hilfe eines Karnaugh-Diagramms in der standardisierten Form $Q_2^{n+1} = f_{21} \cdot Q_2^n + f_{22} \cdot \overline{Q}_2^n$ an. Nutzen Sie wieder "don't care"-Fälle bestmöglich zur Minimierung.

d) Geben Sie schließlich Q_3^{n+1} in Abhängigkeit von Q_3^n, Q_2^n, Q_1^n und Q_0^n mit Hilfe eines Karnaugh-Diagramms in der standardisierten Form $Q_3^{n+1} = f_{31} \cdot Q_3^n + f_{32} \cdot \overline{Q}_3^n$ an. Nutzen Sie wieder "don't care"-Fälle bestmöglich zur Minimierung.

Die Flipflops Q_0 und Q_1 sollen jeweils als D-Flipflop realisiert werden, die Flipflops Q_2 und Q_3 jeweils als JK-Flipflop.

Frage 5

a) Geben Sie die Eingangsfunktionen D_0 und D_1 der Flipflops Q_0 und Q_1 an.

b) Geben Sie die Eingangsfunktionen J_2, K_2, J_3 und K_3 der Flipflops Q_2 und Q_3 an.

Frage 6

a) Wie viele Flipflops würde man mindestens benötigen, wenn man den betrachteten Automaten als Medwedew-Automat realisiert? Begründen Sie Ihre Antwort!

b) Wie viele Flipflops würde man mindestens benötigen, wenn man den betrachteten Automaten als Moore-Automat mit "One-Hot"-Codierung realisiert? Begründen Sie Ihre Antwort!

c) Wie viele Flipflops würde man mindestens benötigen, wenn man den betrachteten Automaten als Medwedew-Automat mit "One-Hot"-Codierung realisiert? Begründen Sie Ihre Antwort!

Aufgabe 3 n-schrittiges Multiplizierwerk

Hinweis: Viele Fragen dieser Aufgabe können unabhängig voneinander bearbeitet werden.

Betrachtet werde das aus der Vorlesung bekannte *n*-schrittige Multiplizierwerk, das das Produkt $a \cdot b$ zweier n Bit breiter, vorzeichenloser Operanden a und b in n Takten ermittelt (**Bild 2**).




Bild 2 n-schrittiges Multiplizierwerk

Zu Beginn einer Multiplikation wird das Register *MD* mit dem Multiplikanden a initialisiert und das Register *MR* mit dem Multiplikator b. Das Register *AC* wird gelöscht.

In dieser Aufgabe gelte $n = 3$.

Frage 1

a) Welches ist der kleinste und welches ist der größte Wert, den a und b jeweils annehmen können? Geben Sie beide Werte jeweils in binärer und dezimaler Schreibweise an.

b) Welchen Wert kann das Produkt $p = a \cdot b$ maximal annehmen? Geben Sie den Wert wieder in binärer und dezimaler Schreibweise an.

Frage 2

a) Wie nennt man die Entwurfs-Ebene, auf der die Schaltung in **Bild 2** dargestellt ist?

b) Wie viele D-Flipflops, Volladdierer, Halbaddierer und UND-Gatter benötigt man, um die Schaltung in **Bild 2** auf der Gatter-Ebene zu realisieren?

c) Übertragen Sie die Schaltung in **Bild 2** in eine entsprechende Schaltung auf der Gatter-Ebene. Verwenden dafür ausschließlich D-Flipflops, Volladdierer, Halbaddierer und UND-Gatter.

Hinweise

- Verbinden Sie alle Flipflops mit einem Taktsignal.
- Lassen Sie Schaltungsteile zur Initialisierung von *AC*, *MD* und *MR* wie in **Bild 2** weg.

1a) $a_{max}, b_{max} = 111_2 = 7$
$a_{min}, b_{min} = 000_2 = 0$

b) $7 \cdot 7 = 49$

2a)

b)

c)

3)

Takt	AC	MR
1	000	101
2	011	010
3	001	101
4	011	110

1. 000
\+ 110 — 110 101 → 011 010
110

2. 011 010 → 001 101

3. 001
\+ 110 — 111 101 → 011 110
111

d) 011 110 = 30 = 5·6

4a)

b) 1 0 0 = -4
0 1 1 = 3

c) a: 0 1 1
b: 1 1 1

a: 1 0 0
b: 0 0 1

Nun soll das Verhalten der Schaltung in **Bild 2** am Beispiel $a = 6_{10} = 110_2$ und $b = 5_{10} = 101_2$ untersucht werden. Zu Beginn gilt also $MD = 110$, $MR = 101$ und $AC = 000$.

Frage 3

a) Welche Werte nehmen *AC* und *MR* nach der ersten Taktperiode an?

b) Welche Werte nehmen *AC* und *MR* nach der zweiten Taktperiode an?

c) Welche Werte nehmen *AC* und *MR* nach der dritten Taktperiode an?

d) Interpretieren Sie die Werte von *AC* und *MR* nach der dritten Taktperiode.

Nun soll die Schaltung in **Bild 2** derart modifiziert werden, dass sie für einen vorzeichenbehafteten Multiplikanden *a* und einen vorzeichenlosen Multiplikator *b* verwendet werden kann. Negative Werte von *a* werden wie üblich im Zweierkomplement dargestellt. Es gelte nach wie vor $n = 3$.

Frage 4

a) Ist das Produkt $a \cdot b$ vorzeichenlos oder vorzeichenbehaftet?

b) Welches ist der kleinste und welches ist der größte Wert, den *a* nun annehmen kann? Geben Sie beide Werte jeweils in binärer und dezimaler Schreibweise an.

c) Welches ist der kleinste und welches ist der größte Wert, den das Produkt $p = a \cdot b$ nun annehmen kann? Geben Sie beide Werte jeweils wieder in binärer und dezimaler Schreibweise an.

Frage 5 Welche der beiden Regeln, die für die vollständig vorzeichenbehaftete Multiplikation gelten (verglichen mit der vorzeichenlosen Multiplikation), muss im vorliegenden Fall berücksichtigt werden und welche muss unberücksichtigt bleiben? Begründen Sie Ihre Antwort!

Frage 6 Führen Sie die Multiplikation $a \cdot b$ für a = –3 und b = 7 in binärer Darstellung "von Hand" aus.

Im Vergleich zur Schaltung in **Bild 2** muss die nun betrachtete Schaltung darauf achten, dass bei der Addition des Multiplikanden in *MD* zur Summe in *AC* die Vorzeichen der Operanden erhalten bleiben. Um dies zu gewährleisten, wird der Addierer für $n = 3$-stellige Operanden in **Bild 2** durch einen Addierer für $n + 1 = 4$-stellige Operanden ersetzt. Dieser Addierer erweitert die drei Bit breiten Operanden vor der Addition vorzeichenrichtig auf 4 Bit.




Bild 3 Addierer für Multiplizierwerk für vorzeichenbehafteten Multiplikanden

Zur Integration des neuen Addierers (**Bild 3**) in die ursprüngliche Schaltung (**Bild 2**) werden die Eingänge x_2, x_1 und x_0 des Addierers mit den Ausgängen von *AC* verbunden, die Eingänge y_2, y_1 und y_0 des Addierers mit den Ausgängen der UND-Gatter zur Ermittlung der Teilprodukte. Die Ausgänge s_3, s_2, s_1 und s_0 des Addierers werden mit den Eingängen des linken festverdrahteten Schiebewerks verbunden, wobei s_3 an den Übertragseingang angeschlossen wird.

Frage 7

a) Warum muss der Übertragsausgang c_4 in **Bild 3** nicht verwendet werden?

b) Wie realisiert der Addierer in **Bild 3** die vorzeichenrichtige Erweiterung seiner Operanden?

c) Warum kann beim Betrieb des Addierers in **Bild 3** nie ein Überlauf auftreten? Geben Sie zwei verschiedene Antworten und argumentieren Sie in Ihrer ersten Antwort mit den Wertebereichen der Operanden und der Summe, und in Ihrer zweiten Antwort mit den dafür relevanten Überträgen in **Bild 3**.

Nun soll das Verhalten des Multiplizierwerks in **Bild 2** mit dem durch die Schaltung in **Bild 3** ersetzten Addierer am Beispiel $a = -3_{10} = 101_2$ und $b = 7_{10} = 111_2$ untersucht werden. Zu Beginn gilt also *MD* = 101, *MR* = 111 und *AC* = 000.

Frage 8

a) Welche Werte nehmen *AC* und *MR* nach der ersten Taktperiode an?

b) Welche Werte nehmen *AC* und *MR* nach der zweiten Taktperiode an?

c) Welche Werte nehmen *AC* und *MR* nach der dritten Taktperiode an?

d) Interpretieren Sie die Werte von *AC* und *MR* nach der dritten Taktperiode.

Abschließend soll die Schaltung in **Bild 3** vereinfacht werden. Die dieser Vereinfachung zugrundeliegende Idee ist, den Volladdierer für s_2 leicht zu modifizieren, den Übertragsausgang c_3' dieses modifizierten Volladdierers als s_3 zu verwenden und dafür den Volladdierer für s_3 komplett wegzulassen.

Frage 9

a) Geben Sie s_3 in Abhängigkeit von x_2, y_2 und c_3 in Form einer schaltalgebraischen Gleichung an. Die Gleichung muss noch nicht minimiert werden und darf auch den Exklusiv-Oder-Operator enthalten.

b) Geben Sie nun c_3 in Abhängigkeit von x_2, y_2 und c_2 in Form einer schaltalgebraischen Gleichung an. Die Gleichung muss noch nicht minimiert werden und darf auch den Exklusiv-Oder-Operator enthalten.

c) Geben Sie damit s_3 (= c_3') in Abhängigkeit von c_2, y_2 und c_2 in Form einer minimalen schaltalgebraischen Gleichung an.

Hinweis: Sie dürfen zur Minimierung schaltalgebraische Umformungen, Wahrheitstafeln und/oder Karnaugh-Diagramme verwenden.

d) Worin unterscheidet sich der modifizierte Volladdierer für s_2 mit seinem Übertragsausgang c_3' von einem normalen Volladdierer?

Frage 10 Beschreiben Sie stichwortartig, wie man die Schaltung prinzipiell erweitern müsste, damit auch der Multiplikator *b* vorzeichenbehaftet interpretiert wird.

Prüfung Rechnerarchitektur

Matthias Meyer, Hochschule Aalen, 31.01.2022

Erlaubte Hilfsmittel

- nicht kommunikationsfähige elektronische Geräte (z. B. Taschenrechner)
- Skript und Unterlagen zur Vorlesung, Übungsaufgaben, Musterlösungen
- beliebige Literatur

Hinweise

- Bearbeitungszeit 90 Minuten
- jede Aufgabe auf einem neuen Blatt beginnen
- jedes Blatt rechtzeitig mit Ihrem Namen versehen
- Prüfungsaufgaben nicht beschriften und nicht abgeben

Dieser Umdruck besteht einschließlich dieses Deckblatts aus 9 Seiten.

Aufgabe 1 Mikroprozessoren

Bild 1 zeigt eine Code-Sequenz für eine abstrakte Nulladressmaschine.

```
PUSH A
PUSH A
MUL
PUSH A
PUSH B
MUL
PUSH 2
MUL
SUB
PUSH B
PUSH B
MUL
ADD
```

Bild 1 Code-Sequenz für eine Nulladressmaschine

Für die in **Bild 1** verwendeten Befehle gelte: *PUSH* legt seinen Operanden auf dem Operandenstapel der Nulladressmaschine ab. Dabei kann der Operand des *PUSH*-Befehls entweder eine Variable sein (z.B. *A*, *B*) oder ein ganzzahliges Literal (z.B. 2). Die Befehle *ADD*, *SUB* und *MUL* entfernen jeweils zwei Operanden vom Operandenstapel, verknüpfen die Operanden entsprechend der Operation (addieren, subtrahieren, multiplizieren) und legen das Ergebnis danach wieder auf dem Operandenstapel ab. Der Befehl *SUB* subtrahiert dabei das zuerst vom Stapel entfernte Element vom danach entfernten Element.

Frage 1

a) Warum nennt man Nulladressmaschinen Nulladressmaschinen?

b) Warum werden heutige Mikroprozessoren nicht als Nulladressmaschinen realisiert?

c) Wo spielen abstrakte Nulladressmaschinen eine Rolle?

Frage 2 Welchen arithmetischen Ausdruck berechnet die Code-Sequenz in **Bild 1**?

Frage 3 Wie viele Elemente benötigt die Nulladressmaschine auf ihrem Operandenstapel während der Abarbeitung der Code-Sequenz in **Bild 1** maximal?

Nun werde eine abstrakte akkumulatorbasierte Einadressmaschine betrachtet, die über die in **Bild 2** zusammengefassten Befehle verfügt. Als Operand *X* kann dabei entweder eine Variable oder ein ganzzahliges Literal verwendet werden.

`LOAD X`	Lade *X* in den Akkumulator	AC = *X*
`ADD X`	Addiere *X* zum Akkumulator	AC = AC + *X*
`SUB X`	Subtrahiere *X* vom Akkumulator	AC = AC – *X*
`MUL X`	Multipliziere *X* mit dem Akkumulator	AC = AC * *X*
`STORE V`	Speichere den Akkumulator in der Variablen *V*	*V* = AC

Bild 2 Befehlssatz einer abstrakten Einadressmaschine

Frage 4

a) Welchen Vorteil haben Einadressmaschinen im Vergleich mit Zweiadressmaschinen oder Dreiadressmaschinen?

b) Welche Nachteile haben Einadressmaschinen im Vergleich mit Zweiadressmaschinen oder Dreiadressmaschinen?

Frage 5

a) Geben Sie eine Code-Sequenz für die abstrakte akkumulatorbasierte Einadressmaschine an, die den Wert des Ausdrucks

$$5 \cdot A - 7 \cdot (B + C) + A \cdot C$$

berechnet. Es gelte wie üblich "Punkt vor Strich". Der Wert des Ausdrucks soll am Ende der Ausführung der Code-Sequenz im Akkumulator AC stehen. Verwenden Sie für Zwischenergebnisse bzw. Teilausdrücke die Hilfsvariablen *R*, *S* und *T*.

b) Optimieren Sie die Code-Sequenz so, dass sie mit möglichst wenigen Hilfsvariablen auskommt.

Abschließend werde eine abstrakte Zweiadressmaschine mit acht Registern *R0 – R7* betrachtet, die über die in **Bild 3** zusammengefassten Befehle verfügt. Als Quelloperand *X* kann dabei ein Register oder ein ganzzahliges Literal verwendet werden, als zweiter Quelloperand und Zieloperand *Y* ausschließlich eines der Register.

`MOVE X,Y`	Kopiere *X* nach *Y*	$Y = X$
`ADD X,Y`	Addiere *X* zu *Y*	$Y = Y + X$
`SUB X,Y`	Subtrahiere *X* von *Y*	$Y = Y - X$
`MUL X,Y`	Multipliziere *X* mit *Y*	$Y = Y * X$

Bild 3 Befehlssatz einer abstrakten Zweiadressmaschine

Frage 6 Geben Sie ein Beispiel für eine kommerzielle Zweiadressmaschine an.

Frage 7

a) Geben Sie eine Code-Sequenz für die abstrakte Zweiadressmaschine an, die ebenfalls den Wert des Ausdrucks

$$5 \cdot A - 7 \cdot (B + C) + A \cdot C$$

berechnet. Vor Beginn der Code-Sequenz enthalte *R0* den Wert von *A*, *R1* den Wert von *B* und *R2* den Wert von *C*. Der Wert des Ausdrucks soll am Ende der Ausführung der Code-Sequenz im Register *R0* stehen.

b) Optimieren Sie die Code-Sequenz so, dass sie mit möglichst wenigen Registern und möglichst wenigen *MOVE*-Befehlen auskommt. Nutzen Sie dabei aus, dass alle Register außer *R0* am Ende der Sequenz beliebige Werte aufweisen dürfen.

Aufgabe 2 Kombinatorische Multiplizierwerke

Betrachtet werde ein einschrittiges (d.h. rein kombinatorisches) Multiplizierwerk *MUU* (Multiply unsigned unsigned, **Bild 1**), das zwei vorzeichenlose, 2 Bit breite Operanden

$a = a_1 \cdot 2 + a_0$ und

$b = b_1 \cdot 2 + b_0$

miteinander multipliziert. Für das 4 Bit breite Produkt p gilt entsprechend

$$p = p_3 \cdot 2^3 + p_2 \cdot 2^2 + p_1 \cdot 2^1 + p_0.$$




Bild 1 Multiplizierwerk *MUU*

Frage 1 Geben Sie alle Werte an, die die Operanden a und b jeweils annehmen können.

Frage 2

a) Geben Sie für $a = 2$ und $b = 3$ (d.h. für $a_1 = 1$, $a_0 = 0$, $b_1 = 1$, $b_0 = 1$) den Wert von p sowie die Werte von p_3, p_2, p_1 und p_0 an.

b) Geben Sie den größtmöglichen Wert an, den p im vorliegenden Kontext annehmen kann.

Frage 3

a) Geben Sie eine Implementierung für das Multiplizierwerk *MUU* in **Bild 1** an. Nutzen Sie dafür das aus der Vorlesung bekannte Schaltungsprinzip für einschrittige Multiplizierwerke. Verwenden Sie vier UND-Gatter und zwei Halbaddierer.

b) Wie lange dauert eine Multiplikation in Vielfachen der Gatterlaufzeit τ im schlimmsten Fall? Beachten Sie dabei, dass die Ergebnisse am Summenausgang und am Übertragsausgang eines Halbaddierers verschiedene Verzögerungszeiten aufweisen.

1)

2 a)

Nun werde eine alternative Implementierung für das Multiplizierwerk *MUU* in **Bild 1** betrachtet, die aus zwei Teilmultiplizierwerken *MUUL* (Multiply unsigned unsigned lower) und *MUUH* (Multiply unsigned unsigned higher) aufgebaut ist (siehe **Bild 2**). Während *MUUL* die beiden niederwertigen Bits p_1 und p_0 des Produktes ermittelt, ermittelt *MUUH* unabhängig davon die beiden höherwertigen Bits p_3 und p_2.




Bild 2 Implementierung des Multiplizierwerks *MUU* mit zwei Teilmultiplizierwerken

Die Wahrheitstafel in **Bild 3** beschreibt die Funktion des Teilmultiplizierwerks *MUUL*.


Zeile	a_1	a_0	b_1	b_0	p_1	p_0
0	0	0	0	0	0	0
1	0	0	0	1	0	0
2	0	0	1	0	0	0
3	0	0	1	1	0	0
4	0	1	0	0	0	0
5	0	1	0	1	0	1
6	0	1	1	0	1	0
7	0	1	1	1	1	1
8	1	0	0	0	0	0
9	1	0	0	1	1	0
10	1	0	1	0	0	0
11	1	0	1	1	1	0
12	1	1	0	0	0	0
13	1	1	0	1	1	1
14	1	1	1	0	1	0
15	1	1	1	1	0	1

Bild 3 Funktion des Multiplizierwerks MUUL

Frage 4

a) Geben Sie direkt (d.h. möglichst ohne Karnaugh-Diagramm) einen minimalen schaltalgebraischen Ausdruck für p_0 an. Nutzen Sie dafür auch die Tatsache, dass nur das Produkt zweier ungerader Zahlen ungerade ist.

b) Ermitteln Sie aus der Tabelle in **Bild 3** mit Hilfe eines Karnaugh-Diagramms einen minimalen schaltalgebraischen Ausdruck für p_1. Beschriften Sie das Karnaugh-Diagramm dabei wie nachstehend angegeben:



c) Formen Sie den schaltalgebraischen Ausdruck für p_1 so um, dass er einen Exklusiv-Oder-Operator enthält.

Frage 5

a) Stellen Sie die Funktion des Teilmultiplizierwerks *MUUH* in **Bild 2** zur Ermittlung von p_3 und p_2 in Form einer vollständigen Wahrheitstafel entsprechend **Bild 3** dar.

b) Ermitteln Sie aus der Wahrheitstafel einen minimalen schaltalgebraischen Ausdruck für p_2. Sie können dafür ein Karnaugh-Diagramm verwenden, Sie können den minimalen Ausdruck aber auch auf andere Weise ermitteln.

c) Geben Sie direkt (d.h. möglichst ohne Karnaugh-Diagramm) einen minimalen schaltalgebraischen Ausdruck für p_3 an.

Frage 6

Vergleichen Sie die ursprüngliche Schaltung gemäß Frage 3 mit der alternativen Schaltung gemäß Frage 4 a) und b) sowie Frage 5. Bewerten Sie dabei jeweils Hardware-Aufwand und Verzögerungszeit.

Frage 7

Zeigen Sie durch schaltalgebraische Umformungen, dass die ursprüngliche Schaltung gemäß Frage 3 und die alternative Schaltung gemäß Frage 4 und Frage 5 für die gleichen Operanden jeweils das gleiche Ergebnis für p_3, p_2, p_1 und p_0 ermitteln. Nutzen Sie dafür die bekannten schaltalgebraischen Gleichungen zur Beschreibung eines Halbaddierers.

Nun werde ein kombinatorisches Multiplizierwerk *MSS* (Multiply signed signed) entsprechend **Bild 2** für vorzeichenbehaftete Operanden $a = -a_1 \cdot 2 + a_0$ und $b = -b_1 \cdot 2 + b_0$ betrachtet, das entsprechend aus zwei Teilmultiplizierwerken *MSSL* (Multiply signed signed lower) und *MSSH* (Multiply signed signed higher) besteht.

Frage 8

a) Beschreiben Sie die Funktion des gesamten Multiplizierwerks *MSS* in Form einer vollständigen Wahrheitstafel mit den Spalten a_1, a_0, b_1 und b_0 auf der linken Seite und den Spalten p_3, p_2, p_1 und p_0 auf der rechten Seite.

b) Vergleichen Sie die Spalten für p_1 und p_0 Ihrer Tabelle mit den entsprechenden Spalten in **Bild 3**. Was fällt Ihnen auf?

c) Erklären Sie ausführlich, warum sich die Teilmultiplizierwerke *MUUL* und *MSSL* exakt gleich verhalten.

Jetzt werde ein Teilmultiplizierwerk *MUSH* betrachtet, das die höherwertige Hälfte (d. h. p_3 und p_2) des Produktes eines vorzeichenlosen, 2 Bit breiten Operanden $a = a_1 \cdot 2 + a_0$ und eines vorzeichenbehafteten, 2 Bit breiten Operanden $b = -b_1 \cdot 2 + b_0$ ermittelt.

Frage 9 Beschreiben Sie die Funktion des Teilmultiplizierwerks *MUSH* in Form einer vollständigen Wahrheitstafel mit den Spalten a_1, a_0, b_1 und b_0 auf der linken Seite und den Spalten p_3 und p_2 auf der rechten Seite.

Abschließend werde ein rein kombinatorisches Multiplizierwerk für zwei 4 Bit breite vorzeichenbehaftete Operanden und mit 8 Bit breitem Produkt betrachtet, das ausschließlich aus den Teilmultiplizierwerken *ML* (*ML* = *MUUL* = *MSSL*), *MUUH*, *MSSH* und *MUSH* sowie Volladdierern realisiert werden soll.

Frage 10

a) Führen Sie die Multiplikation zweier 4 Bit breiter vorzeichenbehafteter Operanden a und b (mit 8 Bit breitem Produkt p) auf Multiplikationen zweier 2 Bit breiter Operaden (mit 4 Bit breitem Produkt) und stellenrichtige Additionen zurück. Zerlegen Sie dafür a und b jeweils in eine höherwertige Hälfte a_H bzw. b_H und eine niederwertige Hälfte a_L bzw. b_L und geben Sie dann einen arithmetischen Ausdruck für p an (keine Schaltung).

b) Welche der Operanden a_H, b_H, a_L und b_L müssen vorzeichenlos interpretiert werden, welche vorzeichenbehaftet?

c) Geben Sie an, welche der Teilprodukte aus a) jeweils mit welchen der genannten Teilmultiplizierwerken realisiert werden können.

d) Wie viele der Teilmultiplizierwerke *ML*, *MUUH*, *MSSH* und *MUSH* werden folglich insgesamt jeweils benötigt?

Hinweis: In dieser Frage wird keine Schaltung verlangt.

Aufgabe 3 Sequenzielles Netzwerk

Betrachtet werde ein synchrones sequenzielles Netzwerk mit einem Eingang X und einem Ausgang Y, dessen Zustandsspeicher durch vier D-Flipflops Q_3, Q_2, Q_1 und Q_0 realisiert wird. Für die Eingangsfunktionen D_i dieser Flipflops ($i = 0 \ldots 3$) gelte

$$D_0 = X$$

$$D_1 = Q_3\overline{Q}_0 + Q_2Q_1\overline{Q}_0 + \overline{Q}_3\overline{Q}_2Q_0$$

$$D_2 = Q_3\overline{Q}_0 + Q_1Q_0 + \overline{Q}_2Q_1$$

$$D_3 = Q_3Q_0 + Q_2\overline{Q}_1\overline{Q}_0$$

Die Ausgangsfunktion des sequenziellen Netzwerks sei

$$Y = Q_3 + Q_2Q_1 + Q_2Q_0$$

Frage 1 Realisiert das beschriebene sequenzielle Netzwerk einen Mealy-, Moore- oder einen Medwedew-Automaten? Begründen Sie Ihre Antwort.

Frage 2 Wie viele verschiedene Zustände kann ein sequenzielles Netzwerk mit vier D-Flipflops allgemein maximal annehmen?

Frage 3

a) Stellen Sie den schaltalgebraischen Ausdruck für Y in Form einer Wahrheitstafel dar.

b) Stellen Sie den schaltalgebraischen Ausdruck für Y in Form der Konjunktiven Normalform (KNF) dar.

c) Realisieren Sie den schaltalgebraischen Ausdruck für Y mit Hilfe von UND- und ODER-Gattern mit jeweils 2 Eingängen. Geben Sie die resultierende Schaltung an.

Frage 4 Beschreiben Sie das Folgeschaltverhalten des sequenziellen Netzwerks durch eine Tabelle. Beschriften Sie die Spalten auf der linken Seite der Tabelle mit Q_3^n, Q_2^n, Q_1^n, Q_0^n, X^n und die Spalten auf der rechten Seite der Tabelle mit Q_3^{n+1}, Q_2^{n+1}, Q_1^{n+1}, Q_0^{n+1}.

Gehen Sie beim Aufstellen der Tabelle davon aus, dass die Zustandskombinationen $Q_3Q_2Q_1Q_0 = 1010$, 1011, 1100, 1101, 1110 und 1111 im Betrieb nicht auftreten können. Die geforderte Tabelle hat deshalb statt 32 nur 20 Zeilen.

Frage 5

a) Warum war die Annahme gerechtfertigt, dass die Zustandskombinationen 1010, 1011, 1100, 1101, 1110 und 1111 im Betrieb nicht auftreten können?

b) Was muss dafür beim Start des Automaten gelten?

1) Moore

2) 2^4

3a)


a_3	a_2	a_1	a_0	y
0	0	0	0	0
0	0	0	1	0
0	0	1	0	0
0	0	1	1	0
0	1	0	0	0
0	1	0	1	1
0	1	1	0	1
0	1	1	1	1
1	0	0	0	1
1	0	0	1	1
1	0	1	0	1
1	0	1	1	1
1	1	0	0	1
1	1	0	1	1
1	1	1	0	1
1	1	1	1	1

$y = a_3 \cup (a_2 \cap a_1) \cup (a_2 \cap a_0)$

$a_3 = 1$ oder a_2 und $a_1 = 1$ oder a_2 und $a_0 = 1$

b) $(a_3 + a_2 + a_1 + a_0) \cdot (a_3 + a_2 + a_1 + \bar{a}_0) \cdot (a_3 + a_2 + \bar{a}_1 + a_0) \cdot (a_3 + a_2 + \bar{a}_1 + \bar{a}_0) \cdot (a_3 + \bar{a}_2 + a_1 + a_0)$

c)



4)

	Q_3^n	Q_2^n	Q_1^n	Q_0^n	x^n	Q_3^{n+1}	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}
0	0	0	0	0	0	0	0	0	0
	0	0	0	0	1	0	0	0	1
1	0	0	0	1	0	0	0	1	0
	0	0	0	1	1	0	0	1	1
2	0	0	1	0	0	0	1	0	0
	0	0	1	0	1	0	1	0	1
3	0	0	1	1	0	0	1	1	0
	0	0	1	1	1	0	1	1	1
4	0	1	0	0	0	1	0	0	0
	0	1	0	0	1	1	0	0	1
5	0	1	0	1	0	0	0	0	0
	0	1	0	1	1	0	0	0	1
6	0	1	1	0	0	0	0	1	0
	0	1	1	0	1	0	0	1	1
7	0	1	1	1	0	0	1	0	0
	0	1	1	1	1	0	1	0	1
8	1	0	0	0	0	0	1	1	0
	1	0	0	0	1	0	1	1	1
9	1	0	0	1	0	1	0	0	0
	1	0	0	1	1	1	0	0	1


Im text steht das 0000=0 ist, 0001=1 ist also x wird nicht beachtet.

0	0000
1	0001
2	0010
3	0011
4	0100
5	0101
6	0110
7	0111
8	1000
9	1001

5a) Weil die nie vorkommen

b) 0000 - 1001

6)




$$Y = Q_3 + Q_2Q_1 + Q_2Q_0$$

5: 0101 ; Q_3=0, Q_2=1, Q_1=0, Q_0=1

Y: 0 + 1·0 + 1·1 = 1

(0/0) mit einer 00000 gehe ich zu 0000 und das ist die zahl 0 mit 00001 geht es zu 0001 also zahl 1.

Frage 6 Stellen Sie das sequenzielle Netzwerk in Form eines geeigneten Zustands-Übergangsdiagramms dar. Aus dem Diagramm soll jeweils auch der Wert des Ausgangssignals Y hervorgehen. Bezeichnen Sie die Zustände mit "0" für $Q_3Q_2Q_1Q_0 = 0000$, mit "1" für $Q_3Q_2Q_1Q_0 = 0001$, mit "2" für $Q_3Q_2Q_1Q_0 = 0010$, usw. und ordnen Sie die Zustände wie nachfolgend gezeigt an.



Frage 7

a) Welche Zustandsfolge durchläuft der Automat beginnend mit dem Zustand "0", wenn die sechs Ziffern der Binärdarstellung von 42 = 101010 von links nach rechts nacheinander an den Eingang X des sequenziellen Netzwerks angelegt werden, d.h. im ersten Takt $X = 1$, im zweiten Takt $X = 0$ usw.?

b) Welche Ausgangsfolge entsteht dabei am Ausgang Y?

Frage 8

a) Welche Zustandsfolge durchläuft der Automat beginnend mit dem Zustand "0", wenn entsprechend die sieben Ziffern der Binärdarstellung von 98 = 1100010 von links nach rechts nacheinander an den Eingang X des sequenziellen Netzwerks angelegt werden?

b) Welche Ausgangsfolge entsteht dabei am Ausgang Y?

Frage 9 Spekulieren Sie, welchem Zweck das sequenzielle Netzwerk dient. Interpretieren Sie dafür jeweils

a) den Endzustand des Automaten und

b) die um einen Takt verzögerte Ausgangsfolge (d.h. die Ausgangsfolge ohne den letzten Wert).

Prüfung Rechnerarchitektur

Matthias Meyer, Hochschule Aalen, 12.07.2021

Erlaubte Hilfsmittel

- nicht kommunikationsfähige elektronische Geräte (z.B. Taschenrechner)
- Skript und Unterlagen zur Vorlesung, Übungsaufgaben, Musterlösungen
- beliebige Literatur

Hinweise

- Bearbeitungszeit 90 Minuten
- jede Aufgabe auf einem neuen Blatt beginnen
- jedes Blatt rechtzeitig mit Ihrem Namen versehen
- Prüfungsaufgaben nicht beschriften und nicht abgeben

Dieser Umdruck besteht einschließlich dieses Deckblatts aus 7 Seiten.

Aufgabe 1 Kombinatorisches Netzwerk

Betrachtet werde ein kombinatorisches Netzwerk, das aus einem Und-Gatter, einem Oder-Gatter und aus einem Multiplexer besteht (**Bild 1**). Wie üblich wählt der Multiplexer für $A = 0$ seinen oberen Eingang (Ausgang Und-Gatter) aus und für $A = 1$ seinen unteren Eingang (Ausgang Oder-Gatter).




Bild 1 Kombinatorisches Netzwerk

Frage 1

a) Geben Sie die Funktion eines Multiplexers mit den Eingängen S, X_0 und X_1 in Form eines schaltalgebraischen Ausdrucks an.

b) Stellen Sie damit direkt und ohne weitere Vereinfachungen die Schaltung in **Bild 1** in Form eines schaltalgebraischen Ausdrucks dar.

Frage 2

a) Stellen Sie die Schaltung in **Bild 1** in Form einer Wahrheitstabelle dar.

b) Stellen Sie die Schaltung in **Bild 1** in Form eines Venn-Diagramms dar.

c) Stellen Sie die Schaltung in **Bild 1** in Form der disjunktiven Normalform (DNF) dar.

d) Stellen Sie die Schaltung in **Bild 1** in Form der konjunktiven Normalform (KNF) dar.

e) Stellen Sie die Schaltung in **Bild 1** in Form eines Karnaugh-Diagramms dar.

f) Verwenden Sie das Karnaugh-Diagramm, um die Schaltung in **Bild 1** in Form eines minimalen schaltalgebraischen Ausdrucks darzustellen.

g) Woher kennen Sie diese Schaltung?

Frage 3 Zeigen Sie ausschließlich durch Anwendung der Axiome und Sätze der Booleschen Algebra, dass Ihre Ergebnisse aus Frage 1b) und Frage 2f) identisch sind.


1a)

b)

2a)

A	B	C	y
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1

b)



c) DNF: $(\bar{A} \cdot B \cdot C) + (A \cdot \bar{B} \cdot C) + (A \cdot B \bar{C}) + (A \cdot BC)$

d) KNF: $(A + B + C) \cdot (A + B + \bar{C}) \cdot (A + \bar{B} + C) \cdot (\bar{A} + B + C)$

e)

3)

1) 8

2) Mealy weil y mit [27] direkt verbunden ist

3) Q_0 Q_1

4) $D_2 = Q_2 \oplus Q_1$
$D_1 = Q_0$
$D_0 = X\ \bar{Q_1}\ \bar{Q_0}$

5) $Q^{n+1} = D^n$

6)

	Q_2^n	Q_1^n	Q_0^n	X^n	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}
0	0	0	0	0	0	0	0
1	0	0	0	1	0	0	1
2	0	0	1	0	0	1	0
3	0	0	1	1	0	1	0
4	0	1	0	0	1	0	0
5	0	1	0	1	1	0	0
6	0	1	1	0	1	1	0
7	0	1	1	1	1	1	0
8	1	0	0	0	1	0	0
9	1	0	0	1	1	0	1
10	1	0	1	0	1	1	0
11	1	0	1	1	1	1	0
12	1	1	0	0	0	0	0
13	1	1	0	1	0	0	0
14	1	1	1	0	0	1	0
15	1	1	1	1	0	1	0

Aufgabe 2 Analyse eines sequenziellen Netzwerks

Bild 2 zeigt ein sequenzielles Netzwerk, das im Rahmen dieser Aufgabe analysiert werden soll. Es besitzt einen Eingang *X*, einen Ausgang *Y*, wird mit einem synchronen Taktsignal *CLK* getaktet und besteht aus drei D-Flipflops, einem Exklusiv-Oder-Gatter, einem Und-Gatter, zwei Nicht-Gattern und einem Nor-Gatter.




Bild 2 Sequenzielles Netzwerk

Frage 1 Wie viele verschiedene Zustände kann ein sequenzielles Netzwerk mit drei Flipflops allgemein maximal annehmen?

Frage 2 Handelt es sich bei dem in **Bild 2** gezeigten sequenziellen Netzwerk um einen Mealy-, Moore- oder Medwedew-Automaten? Begründen Sie Ihre Antwort!


Frage 3 Entnehmen Sie dem Schaltplan in **Bild 2** einen schaltalgebraischen Ausdruck für das Ausgangssignal *Y*.

Frage 4 Entnehmen Sie dem Schaltplan in **Bild 2** jeweils einen schaltalgebraischen Ausdruck für D_2, D_1 und D_0 in Abhängigkeit von Q_2, Q_1, Q_0 und X.

Frage 5 Geben Sie die charakteristische Schaltfunktion eines D-Flipflops an.

Frage 6 Stellen Sie mit Hilfe der charakteristischen Schaltfunktion des *D*-Flipflops die Folgeschaltfunktionen (Problemfunktionen) der drei Flipflops in Form einer Wahrheitstabelle dar. Beschriften Sie die Spalten auf der linken Seite mit Q_2^n, Q_1^n, Q_0^n, X^n und die Spalten auf der rechten Seite mit Q_2^{n+1}, Q_1^{n+1}, Q_0^{n+1}.

7)



8) q_7 und q_5 da kommt man nie hin.

9a)

b)

Frage 7 Zeichnen Sie ein geeignetes Zustands-Übergangsdiagramm für den durch das sequenzielle Netzwerk in **Bild 2** realisierten Automaten. Gehen Sie dabei von der nachfolgend angegebenen Zustandscodierung aus. Das Zustandsübergangsdiagramm soll auch das Verhalten des Ausgangssignals *Y* beschreiben.

Zustand	Q_2	Q_1	Q_0
q_0	0	0	0
q_1	0	0	1
q_2	0	1	0
q_3	0	1	1
q_4	1	0	0
q_5	1	0	1
q_6	1	1	0
q_7	1	1	1

Frage 8 Welche Zustände kann der Automat nie annehmen, wenn man davon ausgeht, dass der Automat nach einem Systemstart stets mit dem Zustand q_0 beginnt? Begründen Sie Ihre Antwort!

Frage 9

a) Wirkt sich das Flipflop Q_2 in der Schaltung in **Bild 2** auf das Verhalten des Automaten an seiner Schnittstelle aus? Begründen Sie Ihre Antwort!

b) Nutzen Sie das Ergebnis von a) und geben Sie ein geeignetes Zustands-Übergangsdiagramm für einen Automaten an, der sich an der Schnittstelle exakt so verhält wie die Schaltung in **Bild 2**, der aber mit deutlich weniger Zuständen auskommt.

Aufgabe 3 Zweierkomplementarithmetik

Betrachtet werden binäre vorzeichenbehaftete Zahlen mit $n = 5$ Bit, wobei negative Zahlen wie üblich im Zweierkomplement dargestellt werden.

Frage 1

a) Wie viele verschiedene Zahlen können mit $n = 5$ Bit dargestellt werden?

b) Welche negativen Zahlen können im beschriebenen Format dargestellt werden?

c) Welche positiven Zahlen können im beschriebenen Format dargestellt werden?

Frage 2

a) Stellen Sie die Zahl +6 als vorzeichenbehaftete Binärzahl mit 5 Bit dar.

b) Stellen Sie die Zahl –11 als vorzeichenbehaftete Binärzahl mit 5 Bit dar.

c) Addieren Sie die Zahlen +6 und –11 in ihrer binären Darstellung von Hand.

d) Interpretieren Sie das Ergebnis.

Zu einer Überschreitung des darstellbaren Zahlenbereiches kommt es immer dann, wenn man bei der Addition zweier positiver Zahlen ein negatives Ergebnis erhält und wenn man bei der Addition zweier negativer Zahlen ein positives Ergebnis erhält.

Frage 3 Geben Sie ein Beispiel für eine Addition zweier vorzeichenbehafteter Zahlen mit $n = 5$ Bit an, bei der ein solcher Überlauf V auftritt.

Frage 4 Beweisen Sie die aus der Vorlesung bekannte Beziehung $V = c_n \oplus c_{n-1}$ mit Hilfe der Wahrheitstabelle des Volladdierers für die höchstwertige Stelle in einem Ripple-Carry-Addierer.

1a) $2^5 = 32$

b) $-16 \ldots -1$

c) $0 \ldots 15$

2a) 00101

b) 10101

c)
$$\begin{array}{r} 00110 \\ +\ 10101 \\ \hline 11011 \end{array}$$

d) Es ist -5

Aufgabe 4 Fließkommaarithmetik

Betrachtet werde die in **Bild 3** skizzierte binäre Darstellung für vorzeichenlose Fließkommazahlen $a \cdot 2^e$ mit insgesamt 10 Bit, davon $m = 6$ Bit für die Fraction f und $k = 4$ Bit für den Exponenten e mit Bias B.




Bild 3 Format für vorzeichenlose Fließkommazahlen mit $m = 6$ und $k = 4$

Frage 1

a) Geben Sie allgemein den Zusammenhang zwischen der Mantisse a und der Fraction f einer Fließkommazahl an.

b) Warum speichert man in der Binärdarstellung einer Fließkommazahl anstelle der Mantisse a die Fraction f?

c) Welchen Wert wählt man im vorliegenden Fall für den Bias B?

Frage 2

a) Wie lautet die größte im beschriebenen Format exakt darstellbare Zahl?

b) Wie lautet die kleinste im beschriebenen Format exakt darstellbare Zahl?

Frage 3

a) Stellen Sie die Zahl $A = 240.0$ im in **Bild 3** skizzierten Format mit 10 Bit dar.

b) Stellen Sie die Zahl $B = 60.0$ im in **Bild 3** skizzierten Format mit 10 Bit dar.

c) Stellen Sie die Zahl $C = 0.1$ im in **Bild 3** skizzierten Format mit 10 Bit dar.

d) Welche der Zahlen A, B und C können Sie im beschriebenen Format exakt darstellen, welche nicht? Geben Sie für die nicht exakt darstellbaren Zahlen jeweils den Fehler an, der bei der binären Darstellung entsteht.

Frage 4

Berechnen Sie die Summe $A + B$ in binärer Darstellung von Hand. Gehen Sie dabei wie folgt vor:

a) Geben Sie die Mantisse der Zahl A als Festkommazahl mit einer Vorkommastelle und mit sechs Nachkommastellen an.

b) Geben Sie die Mantisse der Zahl B als Festkommazahl mit einer Vorkommastelle und mit sechs Nachkommastellen an.

c) Passen Sie den Exponenten der Zahl B an den Exponenten der Zahl A an. Verschieben Sie dabei das Komma der Mantisse der Zahl B entsprechend.

d) Addieren Sie die Mantisse von A und die Mantisse von B (mit entsprechend verschobenem Komma) in binärer Darstellung von Hand.

e) Normieren Sie die Summe der Mantissen und passen Sie den Exponenten der Summe entsprechend an. Stellen Sie die Summe dann wieder im in **Bild 3** skizzierten Fließkommaformat mit 10 Bit dar. Runden Sie die Mantisse gegebenfalls nach der bekannten Rundungsregel.

f) Überprüfen Sie das Ergebnis, indem Sie die binäre Darstellung in die entsprechende Dezimalzahl zurückwandeln.

1a) $f = a - 1$

$a = f + 1$

b)

c) $B = 2^{k-1} - 1 = 7$

2a) $0,1111 = 15$

$e = 15 - 7 = 8$

$\frac{127}{64} \cdot 2^8 = 508$

$0,111111 = \frac{63}{64}$ oder $1,111111$

$f = a - 1$

$a = f + 1 = \frac{63}{64} + 1 = \frac{127}{64}$

b) $0,0000 = 0$

$e = 0 - 7 = -7$

$1 \cdot 2^{-7} = \frac{1}{128}$

$0,0000000 = 0$

$f = a - 1$

$a = f + 1 = 0 + 1 = 1$

3a) 1. $B = 7$, $2^7 = 128$

2. $\frac{250}{128} = 1,875 = a$

3. $a = 1 + f$

$f = a - 1 = 1,875 - 1 = 0,875 = 111000$

4. $e + B = 7 + 7 = 15 = 1110$

1110 111000

a) $m = 6$, $k = 4$, $B = 7$, $e = 7$

$250 = 128\ 64\ 32\ 16\ 8\ 4\ 2\ 1$: $1\ 1\ 1\ 1\ 0\ 0\ 0\ 0,0$

$1,111000 \cdot 2^7$

$e + B = 7 + 7 = 14 = 1110$

1110 111000

b) $m = 6$, $k = 4$, $B = 7$

$60 = 32\ 16\ 8\ 4\ 2\ 1$: $1\ 1\ 1\ 1\ 0\ 0$ = Die 32 passt in 60 rein

1. $60 = 32\ 16\ 8\ 4\ 2\ 1$: $1\ 1\ 1\ 1\ 0\ 0,0$ $60 - 32 = 28$ usw

2. $1,111000 \cdot 2^5$ schauen wie oft ich es

3. $e + B = 5 + 7 = 12 = 1100$ verschieben muss

4. 1100 111000

Frage 5 Berechnen Sie entsprechend Frage 4 nun die Summe $A + C$ in binärer Darstellung von Hand. Beantworten Sie dazu die Teilfragen a) bis f) entsprechend ***und interpretieren Sie anschließend das Ergebnis!***

Frage 6 Multiplizieren Sie nun die Zahlen A und C in binärer Darstellung von Hand. Gehen Sie dabei wie folgt vor:

a) Multiplizieren Sie die Mantissen von A und von C in binärer Darstellung von Hand. Wie viele Vorkommastellen und wie viele Nachkommastellen hat das Produkt der Mantissen?

b) Führen Sie die Exponentenrechnung ebenfalls in binärer Darstellung von Hand aus. Was müssen Sie dabei wegen der Darstellung der Exponenten "mit Bias" berücksichtigen?

c) Stellen Sie das Produkt anschließend mit normierter Mantisse im in **Bild 3** skizzierten Fließkommaformat mit 10 Bit dar. Runden Sie die Mantisse gegebenfalls nach der bekannten Rundungsregel.

d) Überprüfen Sie das Ergebnis, indem Sie die binäre Darstellung in die entsprechende Dezimalzahl zurückwandeln.